告訴邏輯分析儀探頭的負(fù)荷模型及探頭探測(cè)位置的影響

在過去幾十年中，數(shù)字設(shè)計(jì)人員一直依賴邏輯分析儀，作為系統(tǒng)檢驗(yàn)的主要工具。近年來，時(shí)鐘速率的加快，已經(jīng)迫使設(shè)計(jì)人員考慮系統(tǒng)所有部分的信號(hào)完整性，包括測(cè)試能...

2020-06-10 標(biāo)簽：電阻器隔離邏輯分析儀 2483 0

400MHz/102通道虛擬邏輯分析儀控制與采集系統(tǒng)方案

PC環(huán)境下的400MHz/102通道虛擬邏輯分析儀控制與采集系統(tǒng)總體構(gòu)成原理框圖，主要包括數(shù)據(jù)采集、探頭、觸發(fā)跟蹤、時(shí)序變換與生成，測(cè)試接口等部分。該系...

2018-09-01 標(biāo)簽：邏輯分析儀 3270 0

只需七步，就可了解邏輯分析儀測(cè)試

時(shí)序和協(xié)議是數(shù)字系統(tǒng)調(diào)試的兩大關(guān)鍵點(diǎn)，也是邏輯分析儀最能發(fā)揮價(jià)值的地方。如何使用邏輯分析儀快速地完成接線配置并采集到數(shù)據(jù)呢？本文以IIC協(xié)議為例為大家實(shí)測(cè)演示。

2018-04-19 標(biāo)簽：邏輯分析儀致遠(yuǎn)電子 1.9萬 0

傳統(tǒng)FPGA調(diào)試方案與EXOSTIV Probe硬件調(diào)試儀

相信每一個(gè)電子工程師在項(xiàng)目開發(fā)的過程中都不可避免的要進(jìn)行方案的調(diào)試，除了模擬調(diào)試我們還必須進(jìn)行真機(jī)調(diào)試才能確保功能的正常，通常我們采用的調(diào)試方法分為兩種...

2018-03-13 標(biāo)簽：fpga邏輯分析儀 7351 0

利用邏輯分析儀和DSO解決信號(hào)完整性問題

隨著目前對(duì)通信和計(jì)算機(jī)系統(tǒng)速度與帶寬的需求不斷上升，系統(tǒng)設(shè)計(jì)師正面臨著嚴(yán)峻的考驗(yàn)。按時(shí)序進(jìn)行測(cè)試的并行總線結(jié)構(gòu)已接近其能力的極限，總線寬度現(xiàn)達(dá)到 64位...

2018-02-10 標(biāo)簽：DSO邏輯分析儀 1792 0

嵌入式邏輯分析儀的工作原理以及應(yīng)用解析

邏輯分析儀是利用時(shí)鐘從測(cè)試設(shè)備上采集和顯示數(shù)字信號(hào)的儀器，最主要作用在于時(shí)序判定。由于邏輯分析儀不像示波器那樣有許多電壓等級(jí)，通常只顯示兩個(gè)電壓（邏輯...

2018-06-15 標(biāo)簽：嵌入式邏輯分析儀 5367 0

對(duì)FPGA進(jìn)行測(cè)試和調(diào)試有哪些辦法？

FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增加，使得整個(gè)設(shè)計(jì)流程中的驗(yàn)證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電...

2018-07-19 標(biāo)簽：FPGA嵌入式邏輯分析儀 1.4萬 0

通過FPGA智能調(diào)試工具縮短驗(yàn)證時(shí)間

設(shè)計(jì)人員選擇具有優(yōu)秀調(diào)試能力的FPGA器件，可以縮短開發(fā)周期并降低成本，同時(shí)顯著加快上市速度。

2016-11-10 標(biāo)簽：FPGA邏輯分析儀 1812 0

容易被忽略的邏輯分析儀探頭

市場(chǎng)上邏輯分析儀廠家眾多，大家在選擇邏輯分析儀時(shí)會(huì)關(guān)注存儲(chǔ)深度、采樣率、協(xié)議解碼等的對(duì)比，但往往容易忽略探頭的選擇，在這里跟大家好好分享下探頭在邏輯分析...

2016-04-28 標(biāo)簽：邏輯分析儀LA2000A測(cè)量線 2973 0