完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > altera
自二十年前發(fā)明世界上第一個可編程邏輯器件開始,Altera公司(阿爾特拉)(NASDAQ:ALTR)秉承了創(chuàng)新的傳統(tǒng),是世界上“可編程芯片系統(tǒng)”(SOPC)解決方案倡導者。Altera結合帶有軟件工具的可編程邏輯技術、知識產(chǎn)權(IP)和技術服務,在世界范圍內(nèi)為14,000多個客戶提供高質(zhì)量的可編程解決方案。
文章:628個 瀏覽:155747次 帖子:194個
通過FPGA DIY開發(fā)板實現(xiàn)數(shù)碼管電子鐘功能
使用VHDL語言編寫的數(shù)碼管電子鐘,數(shù)碼管動態(tài)掃描,有三個調(diào)時按鍵,按一次個位+1,未做按鍵消抖處理,走時準確。
用FPGA DIY開發(fā)板控制數(shù)碼管顯示1-9
wang1113的作業(yè)SW控制數(shù)碼管顯示1-9視頻 。
Stratix III FPGA的特點及如何實現(xiàn)和高速DDR3存儲器的接口
DR3 在高頻時數(shù)據(jù)出現(xiàn)了交錯,因此,高速DDR3存儲器設計有一定的難度。如果FPGA I/O 結構中沒有直接內(nèi)置調(diào)平功能,那么連接DDR3 SDRAM...
Altera典型車用網(wǎng)關控制器系統(tǒng)簡析
一臺車載PC需要對閃存和CD-ROM驅(qū)動器等媒體設備進行控制。為了能夠完成網(wǎng)關的路由控制的功能,有必要使用小型CPU。該網(wǎng)關控制器有可能獨立于車載的PC...
Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模塊庫,使用戶可以充分利用成熟的模塊,簡化了設計的復雜性、加快...
2019-12-23 標簽:alteraip核quartus ii 4033 0
使用Altera Interface Planner高效設計FPGA引腳布局
Altera Interface Planner 用于探索設備的外設架構,并高效地分配接口。通過實時進行擬合和合法性檢查,防止非法引腳分配。
此次培訓涉及到器件的AES加密、JTAG安全,以及唯一ID安全特性和減小SEU等特性。
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |