完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > cpld
CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來的器件,相對而言規(guī)模大,結(jié)構(gòu)復(fù)雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺,用原理圖、硬件描述語言等方法,生成相應(yīng)的目標(biāo)文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標(biāo)芯片中,實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。
文章:654個(gè) 瀏覽:172763次 帖子:504個(gè)
VHDL是一種硬件描述語言,于1983年被IEEE制定為國際標(biāo)準(zhǔn)IEEE1076。近年來國內(nèi)引進(jìn)和出版了不少教材,使其在國內(nèi)得到迅速推廣。由于VHDL最...
采用CPLD實(shí)現(xiàn)脈沖均勻調(diào)制功率控制設(shè)計(jì)與仿真分析
在此提出了一種用CPLD來實(shí)現(xiàn)脈沖均勻調(diào)制的方法。這種方法簡單易行,開發(fā)周期短,電路簡單,體積小,頻率跟蹤范圍寬,開關(guān)管可工作在零電流關(guān)斷(ZCS)和零...
FPGA視頻教程:BJ-EPM240學(xué)習(xí)板-MAX II內(nèi)部震動(dòng)時(shí)鐘使用實(shí)驗(yàn)
Altera的MAX? II 系列在所有CPLD系列中,其單位I/O引腳的功耗和成本都是最低的。MAX II CPLD支持高級功能集成,以降低系統(tǒng)設(shè)計(jì)成本。
由于DSP將超強(qiáng)的高速實(shí)時(shí)處理能力和豐富的外設(shè)功能集于一身,目前,以DSP為核心的嵌入式運(yùn)動(dòng)控制器已經(jīng)成為開放式運(yùn)動(dòng)控制器的發(fā)展主流,并獲得廣泛的應(yīng)用。...
2011-10-24 標(biāo)簽:DSPCPLD運(yùn)動(dòng)控制器 3.1k 2
采用可編程邏輯器件實(shí)現(xiàn)三線制同步串行通信的應(yīng)用設(shè)計(jì)
航天工程領(lǐng)域中,星地通訊等遠(yuǎn)距離遙測遙控是嵌入式衛(wèi)星數(shù)管計(jì)算機(jī)重要功能之一,利用三線制同步串行遙測遙控通道對指令和數(shù)據(jù)進(jìn)行收發(fā)操作是通信鏈路的重要環(huán)節(jié)。
采用CPLD器件和LM1881芯片的激光發(fā)射信號調(diào)制系統(tǒng)的設(shè)計(jì)
在激光光束多參數(shù)測量系統(tǒng)中,需要對不同頻率和占空比條件下的調(diào)制激光光束在目標(biāo)靶板處的多種參數(shù)和圖像進(jìn)行測量。為了保證測量數(shù)據(jù)的同步獲取,所有參數(shù)的測...
2019-04-25 標(biāo)簽:cpld激光計(jì)數(shù)器 3.1k 0
基于CPLD芯片實(shí)現(xiàn)專用鍵盤芯片KB-CORE的功能設(shè)計(jì)方案
在單片機(jī)應(yīng)用系統(tǒng)中,存在多種形式的外部數(shù)據(jù)輸入接口界面,例如RS-232C串行通信、鍵盤輸入等。其中利用鍵盤接口輸入數(shù)據(jù),是實(shí)現(xiàn)現(xiàn)象實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和...
基于CPLD控制器和AD9283芯片實(shí)現(xiàn)車距報(bào)警器的設(shè)計(jì)
為減少汽車碰撞事故的發(fā)生,汽車碰撞技術(shù)在近年發(fā)展很快。汽車避撞技術(shù)首先需要解決的問題是汽車之間的安全距離,當(dāng)汽車與汽車之間的距離小于安全距離時(shí),就應(yīng)該能...
基于SV233A4W和模數(shù)轉(zhuǎn)換器AD9822實(shí)現(xiàn)清分機(jī)圖像采集系統(tǒng)的設(shè)計(jì)
隨著ATM機(jī)普及,人們對流通貨幣質(zhì)量要求越來越高,鈔票清分工作對銀行業(yè)來說就顯得格外重要。清分機(jī)是一種高端金融機(jī)具產(chǎn)品,能夠一次性完成鈔票的清分工作,包...
2020-04-29 標(biāo)簽:傳感器cpld模數(shù)轉(zhuǎn)換器 3.1k 0
基于CPLD芯片和VerilogHDL語言實(shí)現(xiàn)位同步時(shí)鐘的提取設(shè)計(jì)方案
異步串行通信是現(xiàn)代電子系統(tǒng)中最常用的數(shù)據(jù)信息傳輸方式之一,一般情況下,為了能夠正確地對異步串行數(shù)據(jù)進(jìn)行發(fā)送和接收,就必須使其接收與發(fā)送的碼元同步,位同步...
可編程邏輯器件有哪幾種 fpga和cpld的特點(diǎn)
可編程邏輯陣列(Programmable Logic Array, PLA):PLA是最早的可編程邏輯器件之一,由與非門陣列和或門陣列組成,通過編程配置...
運(yùn)用CPLD器件和AT89C52實(shí)現(xiàn)汽油機(jī)點(diǎn)火參數(shù)測量儀的設(shè)計(jì)
點(diǎn)火參數(shù)是影響汽油機(jī)性能的最重要因素之一。汽油機(jī)的點(diǎn)火參數(shù)主要有:點(diǎn)火提前角、點(diǎn)火能量、點(diǎn)火電壓和點(diǎn)電流。通過對這些參數(shù)的測量、研究與優(yōu)化,能提高發(fā)動(dòng)機(jī)...
2018-11-14 標(biāo)簽:傳感器cpld計(jì)數(shù)器 3k 0
艦船直流電力系統(tǒng)的快速檢測短路故障的保護(hù)裝置設(shè)計(jì)
艦船直流電力系統(tǒng)為了提高功率密度,發(fā)電機(jī)的超瞬態(tài)阻抗設(shè)計(jì)得很低,加之饋電線路比較短,系統(tǒng)短路時(shí),短路電流上升速度很快,一般需要幾ms 內(nèi)即達(dá)到預(yù)期短路電...
2019-06-11 標(biāo)簽:cpld斷路器發(fā)電機(jī) 3k 0
基于CPLD控制的直流固態(tài)功控系統(tǒng)的研究與設(shè)計(jì)
1、引言 隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展,國內(nèi)開展先進(jìn)飛機(jī)配電系統(tǒng)研究的技術(shù)手段已比國外八十年代好得多, 對固態(tài)功控系統(tǒng)研究,就是基于目前飛機(jī)配電系...
2021-03-17 標(biāo)簽:cpldAD轉(zhuǎn)換器 3k 0
基于CPLD芯片和DSP芯片實(shí)現(xiàn)聲探測系統(tǒng)數(shù)字電路的設(shè)計(jì)
被動(dòng)聲源探測定位技術(shù)是一種利用聲學(xué)傳聲器陣列和電子裝置接收運(yùn)動(dòng)目標(biāo)的輻射噪聲,以確定目標(biāo)所處位置的技術(shù)。
基于VHDL語言和CPLD器件實(shí)現(xiàn)頻譜電平動(dòng)態(tài)顯示電路的設(shè)計(jì)
LED點(diǎn)陣顯示屏具有醒目、動(dòng)態(tài)效應(yīng)好、省電節(jié)能、亮度較高、用途廣等優(yōu)點(diǎn),是現(xiàn)代 化城市的主要標(biāo)志之一。利用VHDL硬件描述語言設(shè)計(jì)了以CPLD器件為核心...
在CPLD設(shè)計(jì)電路中利用比時(shí)法測量晶振頻率變化
在上述方法的基礎(chǔ)上,本文利用CPLD設(shè)計(jì)了一種電路,該電路采用比時(shí)法來測量晶振頻率變化,并根據(jù)其頻率隨時(shí)間變化擬合曲線的特點(diǎn),用線性回歸法分析其頻率誤差...
基于DSP與CPLD設(shè)計(jì)智能變電站電網(wǎng)的IED
眾所周知,電網(wǎng)信號量極多且相關(guān)性很強(qiáng),這給采集計(jì)算和實(shí)時(shí)監(jiān)測帶來了很大的麻煩。為了解決這一問題。本文的設(shè)計(jì)師基于DSP和CPLD搭建的智能IED(Int...
2013-01-25 標(biāo)簽:DSP智能電網(wǎng)CPLD 2.9k 0
基于EPM7128SQC100和AD9054BST實(shí)現(xiàn)120MHz高速A/D采集卡的設(shè)計(jì)
高速A/D采集技術(shù)已在許多領(lǐng)域得到愈來愈廣泛的應(yīng)用,本文將詳細(xì)論述采用CPLD技術(shù)來實(shí)現(xiàn)120MHz高速A/D采集卡的設(shè)計(jì)方法,該采集卡具有包括負(fù)延遲觸...
基于CPLD器件和ad9048轉(zhuǎn)換器實(shí)現(xiàn)CCD自動(dòng)增益系統(tǒng)的設(shè)計(jì)
實(shí)際測量工作中,由于工作環(huán)境、光照強(qiáng)度或被測物體的不同,會(huì)使得照射到被測物體表面的激光束的反射率變化比較大,因此,ccd上成像點(diǎn)的光強(qiáng)就會(huì)時(shí)強(qiáng)時(shí)弱。cc...
2020-06-22 標(biāo)簽:轉(zhuǎn)換器cpld可編程邏輯 2.9k 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |