完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > eda工具
EDA工具軟件可大致可分為芯片設(shè)計輔助軟件、可編程芯片輔助設(shè)計軟件、系統(tǒng)設(shè)計輔助軟件等三類。進(jìn)入我國并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計軟件輔助類和可編程芯片輔助設(shè)計軟件:Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim,ISE,modelsim等等。
文章:256個 瀏覽:32492次 帖子:9個
以xa-vcs為例如何進(jìn)行cosim仿真驗(yàn)證?
**1 ** 層級關(guān)系 曾經(jīng)我一直認(rèn)為cosim最頂層必須是一個數(shù)字頂層,其實(shí)不然。具體使用哪個做頂層要看項(xiàng)目,以數(shù)字為頂層的好處是,模擬仿真的結(jié)果都轉(zhuǎn)...
2023-10-31 標(biāo)簽:EDA工具加法器電平轉(zhuǎn)換 5420 0
偽隨機(jī)數(shù)和真隨機(jī)數(shù)的區(qū)別是什么呢?
隨機(jī)驗(yàn)證中的隨機(jī)其實(shí)都是基于偽隨機(jī)發(fā)生器的,即每次都使用一個唯一的種子生成相應(yīng)的激勵。
探討一下SDC的各種語法構(gòu)成和整體結(jié)構(gòu)
SDC是一個設(shè)計從RTL到netlist的橋梁,是FE/ME/BE都需要掌握的一項(xiàng)基本技能。通常情況來說,由前端工程師(designer)提供SDC文件...
在用verilog編寫代碼的時候出現(xiàn)錯誤提示:“mixed single- and double-edge expressions are not su...
脫離代碼談芯片驗(yàn)證關(guān)鍵指標(biāo):覆蓋率
驗(yàn)證覆蓋率(Verification Coverage)的存在是為了試圖回答這樣一個問題:“你怎么知道驗(yàn)證已經(jīng)完成?”
EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機(jī)軟件系統(tǒng),是指以計算機(jī)為工作平臺,融合了應(yīng)用電子技術(shù)、計算機(jī)技術(shù)、信息處理及智能化技術(shù)的 最新成果,進(jìn)...
芯片驗(yàn)證的評判標(biāo)準(zhǔn)—覆蓋率
這是一個很大的問題,可以從多個角度去回答。如果從應(yīng)用端去而言,那就是數(shù)智化,囊括了大數(shù)據(jù)、云計算、物聯(lián)網(wǎng)、AI、5G及自動駕駛等創(chuàng)新方向。
鎖存器( latch)是電平觸發(fā)的存儲單元,數(shù)據(jù)存儲的狀態(tài)取決于輸入時鐘(或者使能)信號的電平值,僅當(dāng)鎖存器處于使能狀態(tài)時,輸出才會隨著數(shù)據(jù)輸入發(fā)生變化。
2023-06-02 標(biāo)簽:FPGA設(shè)計EDA工具鎖存器 4306 0
用嵌入式元件技術(shù)和EDA工具實(shí)現(xiàn)高端電子產(chǎn)品設(shè)計
將元件與基板連接主要有兩種方式:成型連接和嵌入式連接。前者有效地利用了鍍銅和阻性薄膜,在嵌入層(或表面層)產(chǎn)生無源(阻性、容性、感性)元件;后者是一個漸...
2018-06-05 標(biāo)簽:eda工具嵌入式技術(shù) 4229 0
Slew time和Transition time是否一樣?
Slew從名稱上講和transition并沒有多大區(qū)別,但是兩者的time值可能并不相同。因?yàn)槿绻麅烧咄耆嗤脑?,那為什?lib里面slew和tra...
創(chuàng)建真正的 3D 設(shè)計被證明比 2.5D 復(fù)雜和困難得多,需要在技術(shù)和工具方面進(jìn)行重大創(chuàng)新。
2023-04-03 標(biāo)簽:pcbEDA工具片上系統(tǒng) 3994 0
模擬IC是負(fù)責(zé)生產(chǎn)、放大和處理各類模擬信號的電路,工程師通過模擬電路把模擬信號放大縮小后,再全部記錄下來,是連續(xù)的信號;
關(guān)于同步FIFO和異步FIFO的基礎(chǔ)知識總結(jié)
FIFO是一種先進(jìn)先出數(shù)據(jù)緩存器,它與普通存儲器的區(qū)別是沒有外部讀寫地址線,使用起來非常簡單,缺點(diǎn)是只能順序讀寫,而不能隨機(jī)讀寫。
2024-04-09 標(biāo)簽:數(shù)據(jù)傳輸EDA工具二進(jìn)制 3798 0
一篇文章了解S參數(shù)的相關(guān)應(yīng)用背景
在EDA仿真結(jié)果中,S參數(shù)是一個經(jīng)常被提及的結(jié)果,關(guān)于S參數(shù)詳細(xì)內(nèi)容,其實(shí)不管是網(wǎng)上還是教科書都有較規(guī)范的介紹,但是大多數(shù)并不適用沒有EDA背景的讀者。
一種基于CAD/EDA工具設(shè)計的2.6GHz微帶發(fā)夾式帶通濾波器
本文討論一種2.6GHz微帶發(fā)夾式帶通濾波器的設(shè)計,該設(shè)計是利用Ansoft公司Serenade設(shè)計環(huán)境中的Harmonica電路級模擬器完成的。設(shè)計結(jié)...
EDA工具層出不窮 各家產(chǎn)品優(yōu)劣勢分析
EDA工具層出不窮,目前進(jìn)入我國并具有廣泛影響的EDA軟件有:EWB、PSPICE、OrCAD、PCAD、Protel、 ViewLogic、Mento...
NCSIM、VCS和QuestaSim后仿真如何屏蔽冗余的違例信息呢?
在進(jìn)行數(shù)字電路后仿真時,經(jīng)常會遇到很多時序?yàn)槔?,通常這些違例都是由網(wǎng)表中大量的時序檢查報出的。
介紹SystemVerilog幾種常用的調(diào)試功能
可視化調(diào)試主要分為Post-process和Interactive這兩種模式。可視化調(diào)試工具是工程師在定位代碼問題時的有力工具,也是現(xiàn)在驗(yàn)證工程師主流的...
芯片近些年來一直是風(fēng)口,幾乎所有有實(shí)力的上市公司都要蹭下這個熱度:自研芯片。
2023-11-01 標(biāo)簽:EDA工具芯片設(shè)計SoC設(shè)計 3387 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |