完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > fpga設計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27250次 帖子:90個
Vivado增量編譯的基本概念、優(yōu)點、使用方法以及注意事項
隨著FPGA設計的復雜度不斷提高,設計人員需要選擇更為高效的設計流程來保證開發(fā)效率和減少開發(fā)成本。其中,Vivado增量編譯是一種非常重要的設計流程。本...
always 語句是重復執(zhí)行的。always 語句塊從 0 時刻開始執(zhí)行其中的行為語句;當執(zhí)行完最后一條語句后,便再次執(zhí)行語句塊中的第一條語句,如此循環(huán)反復。
Xilinx 7系列FPGA高性能接口與2.5V/3.3V外設IO接口設計
Xilinx 7系列FPGA IO Bank分為HP Bank和HR Bank,HP IO接口電壓范圍為1.2V~1.8V,可以實現(xiàn)高性能,HR IO接...
2023-05-15 標簽:轉(zhuǎn)換器電阻器FPGA設計 5352 0
本文主要介紹verilog常用的循環(huán)語句,循環(huán)語句的用途,主要是可以多次執(zhí)行相同的代碼或邏輯。
本系列整理數(shù)字系統(tǒng)設計的相關知識體系架構(gòu),為了方便后續(xù)自己查閱與求職準備。對于FPGA和ASIC設計中,D觸發(fā)器是最常用的器件,也可以說是時序邏輯的核心...
FPGA設計:always組合邏輯塊的講解和譯碼器的實現(xiàn)
always 語句是重復執(zhí)行的。always 語句塊從 0 時刻開始執(zhí)行其中的行為語句;當執(zhí)行完最后一條語句后,便再次執(zhí)行語句塊中的第一條語句,如此循環(huán)...
隨著大數(shù)據(jù)的興起以及信息技術的快速發(fā)展,數(shù)據(jù)傳輸對總線帶寬的要求越來越高,并行傳輸技術的發(fā)展受到了時序同步困難、信號偏移嚴重,抗干擾能力弱以及設計復雜度...
FPGA原型系統(tǒng)裝配文件:Assign Traces介紹
多片F(xiàn)PGA原型驗證系統(tǒng)的拓撲連接方式各不相同,理想的多片F(xiàn)PGA原型驗證系統(tǒng)應該可以靈活配置,可以使用其相應的EDA工具
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |