完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga設(shè)計
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。
文章:348個 瀏覽:27250次 帖子:90個
即一個Licence只能用于一臺電腦使用。全功能版與教育版的主要區(qū)別在于支持的器件型號不同,教育版僅支持較小規(guī)模的器件,全功能版支持高云的所有PFGA器件。
2022-10-09 標(biāo)簽:fpgaUSB接口FPGA設(shè)計 5027 0
我們不再繼續(xù)細(xì)化贅述,相信大家從舉例中已經(jīng)有點感覺了,什么叫“粗”,什么叫“細(xì)”,這里說到的粗細(xì),其實就是指的是驗證feature的顆粒度。
2022-10-09 標(biāo)簽:FPGA設(shè)計EDA工具中斷 1334 0
Situation: 在對FPGA 設(shè)計進行最初步的系統(tǒng)規(guī)劃的時候,需要進行模塊劃分,模塊接口定義等工作。
2022-09-23 標(biāo)簽:FPGA設(shè)計接口HDL 1886 0
每次我們更改硬件時,我們都需要告訴 HLS 將其導(dǎo)出為硬件描述語言并生成 Vivado 需要的所有各種源數(shù)據(jù)。
2022-09-22 標(biāo)簽:FPGA設(shè)計VivadoHLS 2064 0
無論何時,在復(fù)雜的 FPGA 設(shè)計過程中,都不可避免地需要在模塊之間發(fā)送數(shù)據(jù),實現(xiàn)這一點的常用的是 FIFO。
2022-09-20 標(biāo)簽:fpgaFPGA設(shè)計數(shù)據(jù) 3008 0
Xilinx的新一代設(shè)計套件Vivado相比上一代產(chǎn)品ISE,在運行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進。但是對初學(xué)者來說,新的約束語言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計EDA工具 1944 0
舉一個簡單的例子,如果要實現(xiàn)一個6*1的mux可以用一個6輸入的LUT或者是2個4輸入的LUT來實現(xiàn),6輸入的LUT相當(dāng)于是6位地址線一位數(shù)據(jù)位,能夠存...
2022-05-13 標(biāo)簽:FPGA設(shè)計RAM分布式 5917 0
基于FPGA的自適應(yīng)閾值分割算法實現(xiàn)
在圖像預(yù)處理中經(jīng)常會碰到圖像分割問題,把感興趣的目標(biāo)從背景圖像中提取出來,而經(jīng)常使用的是簡單的全局閾值分割配置,用一個固定常數(shù)作為二值分割閾值,從而得到...
2021-08-23 標(biāo)簽:fpgaFPGA設(shè)計算法 3650 0
基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實現(xiàn)
一、背景介紹 基于二值圖像的濾波算法即形態(tài)學(xué)濾波,在圖像目標(biāo)采集的預(yù)處理中經(jīng)常被使用到,針對不同的使用場景涉及到腐蝕、膨脹、開閉運算等處理。實際使用中對...
2021-08-23 標(biāo)簽:FPGA設(shè)計濾波圖像處理 2774 0
當(dāng)我們安裝好Vivado 的時候,也同時裝好了Vivado HLS.。 這是個什么東西?我就有一種想一探究的感覺。網(wǎng)上一查,Vivado High-Le...
2020-10-14 標(biāo)簽:FPGA設(shè)計XilinxC++ 3766 0
跨時鐘域處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好跨時鐘域間的數(shù)據(jù),可以說是每個FPGA初學(xué)者的必修課。如果是還是在校的學(xué)生,跨時鐘域處理也是面試...
2020-11-21 標(biāo)簽:FPGA設(shè)計寄存器 4421 0
FPGA開發(fā)經(jīng)驗分享:基于JESD204B的LMK04821芯片項目開發(fā)
今天給各位大俠帶來一篇項目開發(fā)經(jīng)驗分享基于JESD204B的LMK04821芯片項目開發(fā),這是本人實打?qū)嵉捻椖块_發(fā)經(jīng)驗,希望可以給有需要的大俠提供一些參...
2020-04-21 標(biāo)簽:fpgaFPGA設(shè)計寄存器 3641 0
采用FPGA進行的數(shù)字電路設(shè)計具有更大的靈活性和通用性,已成為目前數(shù)字電路設(shè)計的主流方法之一。
2019-07-24 標(biāo)簽:FPGA設(shè)計數(shù)字電路 5179 0
第一步所指的Design通常是完全布局布線后的設(shè)計,如果是在工程模式下,可以直接在IDE中打開實現(xiàn)后的設(shè)計,若是僅有DCP文件,不論是工程模式或是非工程...
2019-07-25 標(biāo)簽:FPGA設(shè)計TCL手動布線 3054 0
技術(shù) | 復(fù)雜FPGA高效設(shè)計及優(yōu)化方法
隨著電子產(chǎn)品的集成性及復(fù)雜度呈指數(shù)型增長,加上越來越苛刻的研發(fā)周期要求,給各種設(shè)計公司提出了難題。
2019-06-27 標(biāo)簽:PCBFPGA設(shè)計 3484 0
今天我們將詳細(xì)說明可根據(jù)系統(tǒng)所要求的復(fù)雜程度來實現(xiàn)的電源排序解決方案。
2019-06-25 標(biāo)簽:電源FPGA設(shè)計 4051 0
如何實現(xiàn)FPGA設(shè)計與PCB設(shè)計并行
電子工業(yè)背后的推動力是對更快、更便宜的產(chǎn)品的需求以及在競爭廠商之前將產(chǎn)品推向市場。IC技術(shù)的進步一直以來就是促使功能增加和性能提高的主要因素之一,而FP...
2019-05-24 標(biāo)簽:icfpga設(shè)計pcb設(shè)計 2897 0
EDA工具如何為FPGA設(shè)計提供便捷高效的設(shè)計環(huán)境
如今FPGA已進入硅片融合時代,集成了DSP、ARM等,這種混合系統(tǒng)架構(gòu)需要更好的開發(fā)環(huán)境,如嵌入式軟件工具OS支持、DSP編程、基于C語言的編程工具、...
2019-01-25 標(biāo)簽:fpga設(shè)計eda工具 1145 0
心率計是常用的醫(yī)學(xué)檢查設(shè)備,實時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅...
2019-01-01 標(biāo)簽:FPGA設(shè)計FPGA技術(shù) 2089 0
基于FPGA的Petri網(wǎng)的硬件實現(xiàn)
Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具,Petri網(wǎng)的硬件實現(xiàn)將為并行控制器的設(shè)計提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中,研...
2019-01-01 標(biāo)簽:FPGA設(shè)計Petri網(wǎng) 2520 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |