完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12842個(gè) 瀏覽:630813次 帖子:7998個(gè)
RISC-V 是一種基于精簡(jiǎn)指令集(RISC)原則的開(kāi)源指令集架構(gòu)(ISA),其開(kāi)放性和靈活性使其在嵌入式系統(tǒng)和計(jì)算應(yīng)用中得到了廣泛應(yīng)用。在 FPGA ...
國(guó)產(chǎn)FPGA SOC 雙目視覺(jué)處理系統(tǒng)開(kāi)發(fā)實(shí)例
1.系統(tǒng)架構(gòu)解析本系統(tǒng)基于米爾MYC-YM90X構(gòu)建,搭載安路DR1FPGASOC創(chuàng)新型異構(gòu)計(jì)算平臺(tái),充分發(fā)揮其雙核Cortex-A35處理器與可編程邏...
基于FPGA的DVP協(xié)議實(shí)現(xiàn)標(biāo)準(zhǔn)圖像數(shù)據(jù)流轉(zhuǎn)換
DVP(Digital Video Port) 是傳統(tǒng)的sensor輸出接口,采用并行輸出方式,d數(shù)據(jù)位寬有8bit、10bit、12bit、16bit...
今天給大俠帶來(lái)基于 FPGA 的圖像邊緣檢測(cè)設(shè)計(jì),話不多說(shuō),上貨。 設(shè)計(jì)流程如下:mif文件的制作→?調(diào)用 ip 核生成rom以及仿真注意問(wèn)題→?灰度處...
FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口
像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的,對(duì)于一幅480*272大小的圖片來(lái)說(shuō),其寬度是480,高度是272。在使用FPGA進(jìn)行圖像處理時(shí),最關(guān)...
FPGA 通過(guò)查找表 (LUT) 實(shí)現(xiàn)邏輯功能。這些 LUT 類似于真值表或卡諾圖 (Karnaugh map),F(xiàn)PGA 可以通過(guò)組合多個(gè) LUT ,...
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)
本次的設(shè)計(jì)的數(shù)字鐘思路描述如下,使用3個(gè)key按鍵,上電后,需要先配置數(shù)字時(shí)鐘的時(shí)分秒,設(shè)計(jì)一個(gè)按鍵來(lái)控制數(shù)字時(shí)鐘的時(shí),第二個(gè)按鍵來(lái)控制數(shù)字時(shí)鐘的分,本...
2025-01-21 標(biāo)簽:FPGA代碼數(shù)字時(shí)鐘 1.2k 0
在之前也出了幾篇源碼系列,基本上都是一些小設(shè)計(jì),源碼系列主要就會(huì)想通過(guò)實(shí)操訓(xùn)練讓各位學(xué)習(xí)者,尤其是初學(xué)者去更好的理解學(xué)習(xí)FPGA,或者給要的學(xué)生提供一些...
programmer下載常見(jiàn)問(wèn)題總結(jié)-v7
(0)連接下載器之后什么也讀不出來(lái) 說(shuō)明 :一般為驅(qū)動(dòng)沒(méi)有安裝,在device manger里面查看是否有l(wèi)ibusbK (1)打開(kāi)Programmer...
2025-01-16 標(biāo)簽:FPGAprogrammer 2.7k 0
基于FPGA的溫度傳感器(ds18b20)驅(qū)動(dòng)設(shè)計(jì)
本篇主要討論基于FPGA的溫度傳感器(ds18b20)驅(qū)動(dòng)設(shè)計(jì)---第一版 設(shè)計(jì)實(shí)現(xiàn):利用FPGA驅(qū)動(dòng)DS18b20,讀取到溫度數(shù)值顯示到數(shù)碼管上。 首...
xilinx FPGA IOB約束使用以及注意事項(xiàng)
xilinx FPGA IOB約束使用以及注意事項(xiàng) 一、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA上距離IO...
Efinity debuger常見(jiàn)問(wèn)題總結(jié)-v3
? (1)UUID mismatch Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤。很多剛開(kāi)始使用的人經(jīng)常遇到。下面我們做一個(gè)總結(jié)。...
1. XADC介紹 xadc在 所有的7系列器件上都有支持,通過(guò)將高質(zhì)量模擬模塊與可編程邏輯的靈活性相結(jié)合,可以為各種應(yīng)用打造定制的模擬接口,XADC ...
使用IP核和開(kāi)源庫(kù)減少FPGA設(shè)計(jì)周期
FPGA 開(kāi)發(fā)的目標(biāo)是按時(shí)、按質(zhì)交付項(xiàng)目。 然而,這一目標(biāo)說(shuō)起來(lái)簡(jiǎn)單,實(shí)現(xiàn)起來(lái)老費(fèi)勁了。根據(jù)業(yè)內(nèi)最廣泛的調(diào)查之一,西門子威爾遜集團(tuán) 2022 年的調(diào)查(...
基于FPGA的VGA驅(qū)動(dòng)設(shè)計(jì)(附源工程)
? 設(shè)計(jì)背景 VGA (Video Graphics Array) 即視頻圖形陣列,是IBM于1987年隨PS/2機(jī)(PersonalSystem 2)...
數(shù)字鎖相環(huán):二階環(huán)的FPGA實(shí)現(xiàn)
一.依據(jù)模擬環(huán)設(shè)計(jì)數(shù)字環(huán) 根據(jù)信號(hào)與系統(tǒng)的分析理論,一個(gè)系統(tǒng)完全由系統(tǒng)函數(shù)來(lái)確定,因此我們可從系統(tǒng)函數(shù)的角度出發(fā),找到模擬電路與數(shù)字電路的轉(zhuǎn)換關(guān)系,最終...
加速網(wǎng)絡(luò)性能:融合以太網(wǎng) RDMA (RoCE) 的影響
作者:Tawfeeq Ahmad 2024-12-27 計(jì)算密集型應(yīng)用程序的快速發(fā)展提高了對(duì)更快、更高效和可擴(kuò)展的網(wǎng)絡(luò)解決方案的需求。為滿足這一需求而出...
2025-01-25 標(biāo)簽:FPGA以太網(wǎng)數(shù)據(jù)傳輸 1.9k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |