完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12587個(gè) 瀏覽:618088次 帖子:7903個(gè)
引言: 我們?cè)谶M(jìn)行FPGA原理圖和PCB設(shè)計(jì)時(shí),都會(huì)涉及到FPGA芯片管腳定義和封裝相關(guān)信息,本文就Xilinx 7系列FPGA給出相關(guān)參考,給FPGA...
基于14納米工藝的原型GPU,包含現(xiàn)場(chǎng)可編程門陣列
英特爾通過聘請(qǐng)業(yè)內(nèi)最知名的AMD前GPU架構(gòu)師Raja Koduri負(fù)責(zé)研發(fā)其獨(dú)立GPU產(chǎn)品。
反熔絲FPGA制造困難且多用在特殊用途領(lǐng)域,因此有關(guān)其位流文件的研究很少.本文首先介紹了反熔絲FPGA 及FPGA CAD軟件流程, 接著描述了反熔絲F...
2017-11-18 標(biāo)簽:fpga 1.1萬 0
FPGA內(nèi)部可編程邏輯資源的結(jié)構(gòu),CLB資源介紹
第二種Slice叫SLICEM,電路結(jié)構(gòu)如下。除了LUTS與SLICEL的LUTS不同之外,其余結(jié)構(gòu)都一樣。這就是SLICEM與SLICEL之間的區(qū)別,...
什么是SoC、SOPC、SoC FPGA?用在什么場(chǎng)景?
開始SoC FPGA的學(xué)習(xí)路程還是蠻難的,不僅要熟悉整個(gè)的設(shè)計(jì)流程,而且還要掌握FPGA以及軟件方面的知識(shí),尤其大概看了一下后面的整體設(shè)計(jì)部分,操作起來...
深入而全面:FPGA學(xué)習(xí)之獨(dú)立按鍵檢測(cè)
幾乎沒有哪一個(gè)系統(tǒng)沒有輸入輸出設(shè)備,大到顯示器,小到led燈,輕觸按鍵。作為一個(gè)系統(tǒng),要想穩(wěn)定的工作,輸入輸出設(shè)備的性能占了很重要的角色。本實(shí)驗(yàn),小梅哥...
2014-12-11 標(biāo)簽:FPGA 1.1萬 0
引腳和區(qū)域約束也就是LOC約束(location)。定義了模塊端口和FPGA上的引腳的對(duì)應(yīng)關(guān)系。 那么我們應(yīng)該怎么寫呢?
2018-07-14 標(biāo)簽:fpga 1.1萬 0
Zybo board 開發(fā)經(jīng)驗(yàn)分享第一季: 詳解硬件構(gòu)架
Zybo Board 是一塊具有 FPGA 同時(shí)又包含了 ARM Cortex-A9 雙核心的開發(fā)板。 在我們開始這一切之前,我們需要稍微了解一下這片開...
正點(diǎn)原子開拓者FPGA:OV7725攝像頭簡(jiǎn)介
OV7725 硬件二值化攝像頭專門為飛思卡爾智能車比賽設(shè)計(jì),快速圖像采集、硬件二值化。使用RTL 級(jí)電路進(jìn)行圖像數(shù)據(jù)采集和二值化處理,8 根數(shù)據(jù)線每次采...
FPGA設(shè)計(jì)思想,速度和面積互換原則不可忽視
流水線設(shè)計(jì)可以從某種程度上提高系統(tǒng)頻率。。前提是:設(shè)計(jì)可以分為若干步驟進(jìn)行處理,而且整個(gè)數(shù)據(jù)處理的過程是單向的,即沒有反饋或者逆運(yùn)算、前一個(gè)步驟的輸出是...
2017-12-18 標(biāo)簽:fpgaFPGA設(shè)計(jì)可編程邏輯 1.1萬 0
嵌入式 FPGA (eFPGA) 技術(shù)的過去、現(xiàn)在和未來
嵌入式 FPGA (eFPGA) 的時(shí)代終于到來了,這從其在無線基礎(chǔ)設(shè)施、人工智能 (AI)、智能存儲(chǔ),甚至對(duì)成本敏感的微控制器的芯片中的影響力中可見一...
Hot Chips 2017——人工智能近期的發(fā)展及其對(duì)計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的影響(附PPT資料下載)
Jeff Dean 介紹了人工智能近期的發(fā)展及其對(duì)計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的影響,同時(shí)他也對(duì) TPU、TensorFlow 進(jìn)行了詳細(xì)介紹。
基于FPGA核心實(shí)施現(xiàn)代航空電子設(shè)計(jì)方法
本文將介紹一種基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 核心的實(shí)施體現(xiàn)了先進(jìn)的現(xiàn)代航空電子設(shè)計(jì)方法。這項(xiàng)技術(shù)具有多種優(yōu)勢(shì),如廢棄組件管理、降低設(shè)計(jì)風(fēng)險(xiǎn)、提高集...
基于FPGA的SPI Master Interface設(shè)計(jì)
依據(jù)SPI同步串行接口的通信協(xié)議, 設(shè)計(jì)一個(gè)可配置的、高度靈活的SPI Master 模塊,以滿足正常、異常及強(qiáng)度測(cè)試要求。利用Verilog 語言實(shí)現(xiàn)...
許多數(shù)字處理系統(tǒng)都會(huì)使用FPGA,原因是FPGA有大量的專用DSP以及block RAM資源,可以用于實(shí)現(xiàn)并行和流水線算法。因此,通常情況下,F(xiàn)PGA都...
數(shù)字邏輯器件可分為通用邏輯器件和ASIC兩種類型。從理論上講,應(yīng)用通用邏輯器件(如4000系列和74HC系列)、微處理器和存儲(chǔ)器可以構(gòu)建任何數(shù)字系統(tǒng)。...
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)
2018-06-08 標(biāo)簽:FPGA 1.1萬 0
基于FPGA的籃球24秒倒計(jì)時(shí)系統(tǒng)設(shè)計(jì)
本工程包含了兩個(gè)按鍵和4位數(shù)碼管顯示,共同實(shí)現(xiàn)一個(gè)籃球24秒倒計(jì)時(shí)、并具有暫停和重新計(jì)數(shù)復(fù)位的功能。具體功能如下: 1. 數(shù)碼管顯示秒十位、秒個(gè)位、0...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |