完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:186個(gè) 瀏覽:47753次 帖子:125個(gè)
在SOC參數(shù)化設(shè)計(jì)中利用鄰域搜索算法進(jìn)行功耗和自動(dòng)參數(shù)優(yōu)化
片上系統(tǒng)( system on chip ,SOC) 已經(jīng)成為21世紀(jì)全球矚目的關(guān)鍵核心技術(shù)。 SOC 具有垂直整合的特性,并注重創(chuàng)新和創(chuàng)意,產(chǎn)品非常個(gè)...
FPGA HDL代碼實(shí)現(xiàn)過(guò)程
小編在本節(jié)完整給出一個(gè)設(shè)計(jì)過(guò)程,可利用ISE或Vivado硬件編程軟件實(shí)現(xiàn)。
EDA(Electronic Design Automation,電子設(shè)計(jì)自動(dòng)化)綜合是指在集成電路設(shè)計(jì)過(guò)程中將高級(jí)描述語(yǔ)言(HDL)代碼轉(zhuǎn)換為邏輯網(wǎng)...
邏輯綜合在整個(gè)IC設(shè)計(jì)流程RTL2GDS中的位置
根據(jù)摩爾定律的發(fā)展,晶體管的Poly的最小柵極長(zhǎng)度已經(jīng)到達(dá)了1nm甚至更小,集成電路的規(guī)模越 來(lái)越大,集成度越來(lái)越高。
2023-03-27 標(biāo)簽:IC設(shè)計(jì)EDA工具HDL 2259 0
設(shè)計(jì)一款芯片,明確需求(功能和性能)之后,先由架構(gòu)工程師設(shè)計(jì)架構(gòu),得出芯片設(shè)計(jì)方案,前端設(shè)計(jì)工程師形成RTL代碼,驗(yàn)證工程師進(jìn)行代碼驗(yàn)證,再通過(guò)后端設(shè)計(jì)...
2023-05-12 標(biāo)簽:電源IC設(shè)計(jì)eda 2151 0
專(zhuān)用集成電路設(shè)計(jì)流程是什么 專(zhuān)用集成電路的特點(diǎn)有哪些
專(zhuān)用集成電路設(shè)計(jì)流程是指通過(guò)設(shè)計(jì)和制造一種特定功能的芯片,以滿足特定應(yīng)用場(chǎng)景的要求。專(zhuān)用集成電路(Application Specific Integr...
FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開(kāi)源網(wǎng)站?
Opencores是一個(gè)開(kāi)源的數(shù)字電路設(shè)計(jì)社區(qū),它提供了免費(fèi)的開(kāi)源IP(知識(shí)產(chǎn)權(quán))核心,讓工程師和愛(ài)好者們可以使用這些IP核心來(lái)構(gòu)建自己的數(shù)字電路設(shè)計(jì)。...
怎么使用DMA在FPGA中的HDL和嵌入式C之間傳輸數(shù)據(jù)?
鑒于機(jī)器學(xué)習(xí)和人工智能等應(yīng)用的 FPGA 設(shè)計(jì)中硬件加速的興起,現(xiàn)在是剝開(kāi)幾層“云霧”并討論 HDL 之間來(lái)回傳遞數(shù)據(jù)(主要指FPGA 的可編程邏輯 (...
FPGA入門(mén)-查找表結(jié)構(gòu)和乘積項(xiàng)結(jié)構(gòu)
Spartan-II主要包括CLBs,I/O塊,RAM塊和可編程連線(未表示出)。在spartan-II中,一個(gè)CLB包括2個(gè)Slices,每個(gè)slic...
關(guān)于HDLBits的Verilog實(shí)現(xiàn)
從這一題開(kāi)始我們將進(jìn)行過(guò)程塊的學(xué)習(xí),也就是時(shí)序和組合邏輯的一些知識(shí),下面簡(jiǎn)單介紹一下這方面知識(shí):
如何利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生點(diǎn)頻信號(hào)呢
之前我們基于matlab板級(jí)支持包在matlab的控制下,利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生了點(diǎn)頻信號(hào)。
如何用RTL原語(yǔ)實(shí)現(xiàn)MUX門(mén)級(jí)映射呢?
對(duì)于前端設(shè)計(jì)人員,經(jīng)常會(huì)需要一個(gè)MUX來(lái)對(duì)工作模式,數(shù)據(jù)路徑進(jìn)行明確(explicit)的聲明,這個(gè)對(duì)于中后端工程師下約束也很重要。這里介紹一種巧用的R...
Testbench編寫(xiě)指南(2)讀取txt文件數(shù)據(jù)
用“數(shù)組”來(lái)表述Verilog HDL中的定義并不準(zhǔn)確,但對(duì)大多數(shù)人來(lái)說(shuō)應(yīng)該更好理解。
Situation: 在對(duì)FPGA 設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候,需要進(jìn)行模塊劃分,模塊接口定義等工作。
2022-09-23 標(biāo)簽:FPGA設(shè)計(jì)接口HDL 1806 0
對(duì)于VerilogHDL語(yǔ)言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對(duì)于初學(xué)者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
HDL建筑智能照明控制系統(tǒng)借助各種不同的“預(yù)設(shè)置”控制方式和控制元件,對(duì)不同時(shí)間不同環(huán)境的光照度進(jìn)行精確設(shè)置和合理管理。
如何實(shí)現(xiàn) FPGA 構(gòu)建環(huán)境的自動(dòng)化
作者:Andreas Braun Stefan Wiehler 設(shè)計(jì)工程師,MLE 公司 創(chuàng)建 FPGA 設(shè)計(jì)和維護(hù) Vivado 設(shè)計(jì)套件項(xiàng)目時(shí),版本...
Verilog HDL的歷史 FPGA硬件描述語(yǔ)言設(shè)計(jì)流程
硬件描述語(yǔ)言(HDL)是一種用形式化方法來(lái)描述數(shù)字電路和系統(tǒng)的語(yǔ)言。數(shù)字電路系統(tǒng)的設(shè)計(jì)者利用這種語(yǔ)言可以從上層到下層(從抽象到具體)逐層描述自己的設(shè)計(jì)思...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |