完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pcie
PCI-Express(peripheral component interconnect express)是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),它原來的名稱為“3GIO”,是由英特爾在2001年提出的,旨在替代舊的PCI,PCI-X和AGP總線標(biāo)準(zhǔn)。
文章:1129個(gè) 瀏覽:85140次 帖子:310個(gè)
【桃子同學(xué)筆記4】PCIE訓(xùn)練狀態(tài)機(jī)(LTSSM)基礎(chǔ)
LTSSM,即:Link Training and Status State Machine(鏈路訓(xùn)練及狀態(tài)機(jī));LTSSM 包含 11 個(gè)頂層狀態(tài):D...
2022-09-05 標(biāo)簽:PCIe狀態(tài)機(jī) 2.0萬 0
PCIe中的信號補(bǔ)償技術(shù)——De-emphasis
此時(shí),還存在另一個(gè)問題,由于壓擺率的特性,如果系統(tǒng)中出現(xiàn)幾個(gè)連續(xù)的1(或者0),而接下來的信號為0(或者1)時(shí),信號的電壓可能達(dá)不到要求,如下圖所示。這...
PCIe SSD推出了新的硬件形式:SFF-8639,又稱U.2
目前有很多服務(wù)器廠商都發(fā)布了有很多U.2 SSD盤位的服務(wù)器,有的是少數(shù)U.2 SSD和多數(shù)SATA HDD混合,有的甚至是24個(gè)純U.2 SSD盤位。...
PCIe設(shè)備在一個(gè)系統(tǒng)中是如何發(fā)現(xiàn)與訪問的
PCIe體系架構(gòu)一般由root complex,switch,endpoint等類型的PCIe設(shè)備組成,在root complex和switch中通常會(huì)...
2019-03-11 標(biāo)簽:寄存器PCIe處理器系統(tǒng) 1.9萬 0
實(shí)測:高性能PCIe通道固態(tài)硬盤帶來的實(shí)際影響
這幾款游戲都是目前比較熱門的游戲大作,有著大型的場景需要加載。因此測試以點(diǎn)擊進(jìn)入游戲開始計(jì)時(shí),到完全進(jìn)入可操作界面為止,分別進(jìn)行時(shí)間統(tǒng)計(jì)。
靜電對實(shí)驗(yàn)室設(shè)備太大?沒關(guān)系這些方法消除靜電有效果
靜電對電子元器件和設(shè)備的損傷在冬天更是不容忽視。生產(chǎn)線為什么會(huì)在防靜電措施投入這么大呢?就是因?yàn)楸混o電打怕了!那么在實(shí)驗(yàn)室我們該如何避免靜電對設(shè)備的損害...
PCIe總線基本概念,高速串行總線取代傳統(tǒng)并行總線是一個(gè)大的趨勢
除了差分總線,PCIe還引入了嵌入式時(shí)鐘的技術(shù)(Embedded Clock),即發(fā)送端不再向接收端發(fā)送時(shí)鐘,但是接收端可以通過8b/10b的編碼從數(shù)據(jù)...
PCIE總線規(guī)范范例:PCI-Express板卡PCB設(shè)計(jì)
PCIE需要在發(fā)送端(PETPN)和對方的接收端之間進(jìn)行交流耦合,差分對的兩個(gè)交流耦合電容必須有相同的封裝尺寸,位置要對稱,并且要擺放在靠近金手指這邊...
PCIE信號的一致性測試從來都是業(yè)界的一個(gè)重點(diǎn)和難點(diǎn),本期借著一個(gè)電腦主板的debug案例,高速先生向大家介紹下PCIE一致性測試的過程! 相信不少酷愛...
2022-02-14 標(biāo)簽:PCB設(shè)計(jì)PCIe一致性測試 1.8萬 1
詳解PCIe和NVLink兩種互聯(lián)技術(shù)
計(jì)算機(jī)網(wǎng)絡(luò)通信中兩個(gè)重要的衡量指標(biāo)是帶寬和延遲,AI 網(wǎng)絡(luò)也是如此。在向百億級及以上規(guī)模的發(fā)展過程中,影響AI計(jì)算集群性能的關(guān)鍵并不只在于單個(gè)芯片的處理...
2023-10-17 標(biāo)簽:服務(wù)器總線數(shù)據(jù)中心 1.8萬 0
PCIe在電路設(shè)計(jì)中的應(yīng)用十分廣泛,其接口類型也比較多樣化。
2023-12-12 標(biāo)簽:電路設(shè)計(jì)接口PCIe 1.6萬 0
Ack/Nak是一種由硬件實(shí)現(xiàn)的,完全自動(dòng)的機(jī)制,目的是保證TLP有效可靠地傳輸。Ack DLLP用于確認(rèn)TLP被成功接收,Nak DLLP則用于表明T...
PCIe掃盲—PCIe錯(cuò)誤檢測機(jī)制的詳細(xì)資料概述
PCIe總線錯(cuò)誤檢測囊括了鏈路(Link)上的錯(cuò)誤以及包傳遞過程中的錯(cuò)誤,如下圖所示。用戶設(shè)計(jì)的應(yīng)用程序?qū)又械腻e(cuò)誤不屬于鏈路傳輸中的錯(cuò)誤,不應(yīng)當(dāng)通過PC...
什么是PCIe4.0?啟威測實(shí)測案例帶你了解U.2接口PCIe4.0信號量測
PCIe全稱PCI-Express,中文名稱為高速串行總線。4.0是PCIe的一個(gè)版本,代表了系統(tǒng)總線的吞吐量,與CPU、GPU、顯卡的數(shù)據(jù)傳輸速率息息相關(guān)。
PCIe鏈路的最大寬度為×32,但是在實(shí)際應(yīng)用中,×32的鏈路寬度極少使用。在一個(gè)處理器系統(tǒng)中,一般提供×16的PCIe插槽,并使用PETp0~15、P...
PCIe設(shè)備的配置空間中的狀態(tài)與控制寄存器如上圖所示,通過這些寄存器可以使能(或禁止)通過錯(cuò)誤消息(Error Message)發(fā)送錯(cuò)誤報(bào)告、查詢錯(cuò)誤狀...
PCIe總線AC耦合及高速信號調(diào)整技術(shù)
本篇主要介紹PCIe總線的AC耦合電容、總線的去加重等高速信號調(diào)整技術(shù)。 AC耦合電容可以參考之前的文章《邏輯電平之差分互連AC耦合電容(7)》,本文主...
pci-e插槽的規(guī)格有哪些 各個(gè)版本的pci-e的規(guī)范區(qū)別
PCI-E的接口根據(jù)總線位寬不同而有所差異,包括X1、X4、X8以及X16,而X2模式將用于內(nèi)部接口而非插槽模式。PCI-E規(guī)格從1條 通道連接到32條...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |