完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pll
文章:488個 瀏覽:136384次 帖子:518個
用FPGA設(shè)計一階全數(shù)字鎖相環(huán)的方法
本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上,提出了一種利用FPGA設(shè)計一階全數(shù)字鎖相環(huán)的方法,并給出了關(guān)鍵部件的RTL可綜合代碼,并結(jié)合本設(shè)計的一些仿真波形詳細(xì)描述...
基于PE3240 PLL芯片實現(xiàn)L波段頻率源的設(shè)計方案
PE3240是Peregrine公司最新生產(chǎn)的一種可在高達(dá)2.2GHz頻段工作的分頻次數(shù)可編程的數(shù)字鎖相環(huán)芯片,正常工作狀態(tài)下功耗低于0.6W。PE32...
跳頻通信技術(shù)是一種擴(kuò)頻技術(shù),也是最常用的一種擴(kuò)頻抗干擾技術(shù),通過載波頻率在一定的范圍內(nèi)按某種序列進(jìn)行跳變,使信號頻譜得以擴(kuò)展,以抑制信道中的干擾。跳...
小數(shù)分頻技術(shù)與ADF4193快速開關(guān)頻率合成器的研究
小數(shù)分頻是頻率合成中的一項新技術(shù)。這種技術(shù)的特點是使單環(huán)鎖相頻率合成器的平均分頻比變?yōu)樾?shù)。通過使分頻比變?yōu)樾?shù),可獲得任意小的頻率間隔,實現(xiàn)高頻率分辨...
利用雙PLL和DDS技術(shù)實現(xiàn)高速跳頻的改進(jìn)
飛行器制導(dǎo)接收機(jī)的任務(wù)是在飛行過程中不斷接收導(dǎo)引指令, 保證飛行器沿預(yù)定軌道飛行。由于對抗干擾、抗截獲性能的嚴(yán)格要求, 飛行器制導(dǎo)系統(tǒng)的通信體制目前都在...
利用開關(guān)的控制加速鎖相環(huán)鎖定的設(shè)計方法
鎖相環(huán)(PLL)是模擬電路中的一個重要模塊,本文研究的是廣泛使用的電荷泵型鎖相環(huán)(CPPLL)。鎖相環(huán)電路通過比較參考輸入和輸出反饋信號的頻率/相位,并...
利用鎖相環(huán)技術(shù)對原動機(jī)轉(zhuǎn)子速度變化的進(jìn)行測量
發(fā)電機(jī)組的功率-頻率特性和勵磁-無功(電壓)特性是影響電力系統(tǒng)安全經(jīng)濟(jì)運行的最 重要的兩組物理量。電力系統(tǒng)的頻率主要取決于原動機(jī)的出力,系統(tǒng)頻率變化是由...
2019-06-25 標(biāo)簽:pll頻率發(fā)電機(jī) 3562 0
為系統(tǒng)提供基本時鐘信號。通常,一個系統(tǒng)共享一個晶體振蕩器,以便于所有部件的同步。一些通信系統(tǒng)的基本頻率和射頻使用不同的晶體振蕩器,并通過電子頻率調(diào)節(jié)的方...
1、注意板上通孔:通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大,勢必影響信號回路
如何使用ADRF6820手動頻段校準(zhǔn)縮短PLL鎖定時間
ADRF6820是一款高度集成的解調(diào)器和頻率合成器,非常適合用于高級通信系統(tǒng)。 它內(nèi)置一個寬帶I/Q解調(diào)器、一個小數(shù)N/整數(shù)N分頻鎖相環(huán)(PLL)以及一...
激光測距運用了數(shù)電、模電、算法實現(xiàn)等技術(shù)
數(shù)電這塊,它跟PLL芯片有關(guān),就是925芯片。CPU本身是有PWM輸出能力的,但還是選用了PLL芯片來做正弦波的前置,這也是有道理的。一旦CPU輸出PW...
ADI第一款微波頻段整數(shù)N分頻鎖相環(huán)頻率綜合器產(chǎn)。
這些關(guān)鍵性能參數(shù),讓你正確選擇PLL頻率合成器
利用頻率合成器,你可以產(chǎn)生單一參考頻率的各種不同倍數(shù)的輸出頻率。其主要應(yīng)用是為RF信號 的上變頻和下變頻產(chǎn)生本振(LO)信號。
RF工程師必知的ADF4356/ADF5356器件相位校準(zhǔn)和控制
顧名思義,鎖相環(huán)(PLL)使用鑒相器比較反饋信號與參考信號,將兩個信號的相位鎖定在一起。雖然這種特性有許多用武之地,但是PLL如今最常用于頻率合成,通常...
FPGA學(xué)習(xí):PLL硬核IP的配置和創(chuàng)建
下面我們來看本實例如何配置一個PLL硬核IP,并將其集成到工程中。如圖8.18所示,在新建的工程中,點擊菜單“ToolsàMegaWizard Plug...
FPGA學(xué)習(xí):PLL分頻計數(shù)的LED閃爍實例
輸入FPGA引腳上的25MHz時鐘,配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時鐘信號,這4路時鐘信號又分別驅(qū)動...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |