完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > veriloghdl
文章:15個 瀏覽:19304次 帖子:12個
verilogHDL用于FPGA設(shè)計時的知識點匯總
里面ChatGPT的回答,第一章作為基礎(chǔ)部分,就一筆帶過了。主要就是一些器件介紹,語法和設(shè)計方法,這部分也是最容易掌握的部分。
2023-06-29 標(biāo)簽:fpga數(shù)字設(shè)計VerilogHDL 572 0
任務(wù)就是一段封裝在“task-endtask”之間的程序。任務(wù)是通過調(diào)用來執(zhí)行的,而且只有在調(diào)用時才執(zhí)行
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)...
2023-01-12 標(biāo)簽:fpgaC語言VerilogHDL 589 0
FPGA設(shè)計案例:數(shù)據(jù)緩存模塊設(shè)計與驗證實驗
本文設(shè)計思想采用明德?lián)P至簡設(shè)計法。上一篇博文中定制了自定義MAC IP的結(jié)構(gòu),在用戶側(cè)需要位寬轉(zhuǎn)換及數(shù)據(jù)緩存。本文以TX方向為例,設(shè)計并驗證發(fā)送緩存模塊...
2020-12-28 標(biāo)簽:fpga數(shù)據(jù)緩存VerilogHDL 3021 0
FPGA設(shè)計案例之VerilogHDL可綜合設(shè)計
一、邏輯設(shè)計 (1)組合邏輯設(shè)計 下面是一些用Verilog進行組合邏輯設(shè)計時的一些注意事項: ①組合邏輯可以得到兩種常用的RTL 級描述方式。第一種是...
2020-11-23 標(biāo)簽:fpga鎖存器VerilogHDL 3598 0
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學(xué)者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
2020-11-19 標(biāo)簽:比較器VerilogHDL 1297 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |