完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。
文章:305個(gè) 瀏覽:129425次 帖子:561個(gè)
基于FPGA器件和VHDL語(yǔ)言實(shí)現(xiàn)波形及移相波形發(fā)生器的系統(tǒng)設(shè)計(jì)
標(biāo)準(zhǔn)時(shí)鐘(由晶振電路產(chǎn)生)加于進(jìn)制可編程的n進(jìn)制計(jì)數(shù)器,其溢出脈沖加于可預(yù)置初值的地址計(jì)數(shù)器,生成波形存儲(chǔ)器所需的地址信號(hào),地址信號(hào)的產(chǎn)生頻率正比于時(shí)鐘...
2020-08-11 標(biāo)簽:fpga計(jì)數(shù)器vhdl 2699 0
基于可編程邏輯器件和VHDL語(yǔ)言實(shí)現(xiàn)信號(hào)源的方案設(shè)計(jì)
在高速數(shù)據(jù)采集系統(tǒng)中,信號(hào)源作為一種校驗(yàn)設(shè)備,需要及時(shí)、有效地向采集設(shè)備提供高頻信號(hào),用于檢驗(yàn)數(shù)據(jù)采集器的工作情況;同時(shí)信號(hào)源還應(yīng)該能夠提供一些必要的控...
基于Altera的FPGA器件和VHDL語(yǔ)言實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
傳統(tǒng)的數(shù)據(jù)采集系統(tǒng),通常采用單片機(jī)或DSP作為主要控制模塊,控制ADC、存儲(chǔ)器和其他外圍電路的工作。隨著數(shù)據(jù)采集對(duì)速度性能的要求越來越高,傳統(tǒng)采集系統(tǒng)的...
2020-08-06 標(biāo)簽:fpga數(shù)據(jù)采集vhdl 1368 0
在FPGA芯片上使用VHDL語(yǔ)言實(shí)現(xiàn)UART模塊的設(shè)計(jì)
在數(shù)據(jù)采集系統(tǒng)中, 常需要進(jìn)行異步串行數(shù)據(jù)傳輸,目前廣泛使用的RS232異步串行接口,如8250、NS16450等專用集成芯片,雖然使用簡(jiǎn)單,卻有占用電...
基于EP1K30TC144-3芯片實(shí)現(xiàn)溫控定時(shí)噴灌系統(tǒng)的設(shè)計(jì)和仿真分析
FPGA是新型的可編程邏輯器件,能夠?qū)⒋罅康倪壿嫻δ芗捎趩蝹€(gè)器件中,它所提供的門數(shù)從幾百門到上百萬門,符合系統(tǒng)芯片(SOC—System On Chi...
采用可編輯邏輯器件和VHDL語(yǔ)言實(shí)現(xiàn)波控系統(tǒng)設(shè)計(jì)的設(shè)計(jì)
相控陣是通過波控系統(tǒng)控制陣列天線各單元通道的相位、幅度以形成空間波束并控制其方位角和俯仰角。早期的波控系統(tǒng)一般采用硬件電路來實(shí)現(xiàn),這種實(shí)現(xiàn)方法的缺點(diǎn)是設(shè)...
基于VHDL文本的時(shí)序邏輯電路設(shè)計(jì)
用VHDL文本設(shè)計(jì)觸發(fā)器,觸發(fā)器的類型可任選一種。給出程序設(shè)計(jì)、仿真分析、硬件測(cè)試及詳細(xì)實(shí)驗(yàn)過程。
基于EP1C6Q240C8的FPGA芯片實(shí)現(xiàn)電子測(cè)試系統(tǒng)的設(shè)計(jì)
本文采用的是ALTERA公司的EP1C6Q240C8型號(hào)的FPGA,整個(gè)體統(tǒng)采用模塊化設(shè)計(jì)的思想,將各個(gè)模塊用VHDL語(yǔ)言描述出來再進(jìn)行連接。
基于VHDL語(yǔ)言及SOPC技術(shù)實(shí)現(xiàn)全數(shù)字調(diào)頻信號(hào)發(fā)生器的設(shè)計(jì)
在常用的信號(hào)源及信號(hào)處理設(shè)計(jì)方案中,RC/LC振蕩電路頻率調(diào)整方便,但是它的工作頻率穩(wěn)定度較低。頻率穩(wěn)定度較低導(dǎo)致系統(tǒng)的工作穩(wěn)定度降低,使其不適用于對(duì)精...
2020-08-03 標(biāo)簽:fpgavhdl信號(hào)發(fā)生器 1715 0
采用SOPC技術(shù)和VHDL語(yǔ)言實(shí)現(xiàn)圖像增強(qiáng)處理系統(tǒng)的應(yīng)用方案
圖像增強(qiáng)最早起源于人類的空間探索計(jì)劃。從衛(wèi)星或飛船上獲得的關(guān)于地球和太陽(yáng)系中行星的圖像因?yàn)槎喾N原因而降質(zhì),這些原因如成像設(shè)備受使用環(huán)境的限制,相機(jī)和對(duì)象...
采用復(fù)雜控制邏輯器件和VHDL語(yǔ)言實(shí)現(xiàn)曼徹斯特編解碼器的設(shè)計(jì)
雖然計(jì)算機(jī)通信的方法和手段多種多樣,但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號(hào)加到數(shù)據(jù)傳輸信道上進(jìn)行傳輸,并在接收點(diǎn)將原始發(fā)送的數(shù)據(jù)正確地恢復(fù)過來...
使用CPLD器件和VHDL語(yǔ)言實(shí)現(xiàn)USB收發(fā)模塊的硬件功能設(shè)計(jì)
當(dāng)前,高密度可編程邏輯器件CPLD,由于具有巨大的靈活性而廣泛應(yīng)用于狀態(tài)機(jī)、同步、譯碼、解碼、計(jì)數(shù)、總線接口、串并轉(zhuǎn)換等很多方面,而且在信號(hào)處理領(lǐng)域的應(yīng)...
基于可編程邏輯器件CPLD芯片和VHDL語(yǔ)言實(shí)現(xiàn)彩燈控制器系統(tǒng)的設(shè)計(jì)
彩燈作為一種景觀,安裝在建筑物的適當(dāng)?shù)胤揭皇亲鳛檠b飾增添節(jié)日氣氛,二是有一種廣告宣傳的作用,也可用在舞臺(tái)上增強(qiáng)晚會(huì)燈光效果。實(shí)現(xiàn)彩燈控制的方案很多,不同...
基于VHDL語(yǔ)言和可編程邏輯器件實(shí)現(xiàn)HDB3編譯碼器的設(shè)計(jì)
由于VHDL不能處理負(fù)電平,只能面向“1”、“0”兩種狀態(tài),所以要對(duì)它的輸出進(jìn)行編碼,如表1所示。編碼的實(shí)現(xiàn)是根據(jù)HDB3編碼原理把二進(jìn)制碼編碼成兩路單...
采用VHDL語(yǔ)言在FPGA上實(shí)現(xiàn)WolfMCU體系結(jié)構(gòu)的設(shè)計(jì)
基于以上討論,可以看出ASIP+FPGA設(shè)計(jì)模式可以從很大程度上解決引言中提到的兩個(gè)難題。為了進(jìn)行更深入的研究,我們對(duì)該設(shè)計(jì)模式進(jìn)行了嘗試,用VHDL硬...
采用Spartan2系列FPGA器件實(shí)現(xiàn)全數(shù)字鎖相環(huán)路的設(shè)計(jì)和仿真驗(yàn)證
數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動(dòng)化等領(lǐng)域中得到了極為廣泛的應(yīng)用。傳統(tǒng)的全數(shù)字鎖相環(huán)路(DPLL)是由中、小規(guī)模TTL集成電路構(gòu)成。這...
基于Xilinx Spartan系列FPGA和VHDL語(yǔ)言設(shè)計(jì)衛(wèi)星數(shù)據(jù)存儲(chǔ)糾錯(cuò)系統(tǒng)
空間飛器在太空環(huán)境中面臨的主要問題之一就是輻射。太空中的各種高能粒子(包括高能質(zhì)子、中子、α粒子、得離子等)具有很高的動(dòng)能,通過時(shí)可能會(huì)影響半導(dǎo)體電路的...
在Altera CycIone II系列FPGA中用VHDL實(shí)現(xiàn)E2PROM控制器的設(shè)計(jì)
E2PROM存儲(chǔ)器存儲(chǔ)單元的損壞主要是由頻繁的寫操作造成的。若要解決問題,首先耍避免對(duì)同一單元進(jìn)行頻繁的擦寫,降低存儲(chǔ)單元損壞的可能;其次當(dāng)某些單元損壞...
完成2選1多路選擇器的文本編輯輸入(mux21a.vhd)和仿真測(cè)試等步驟。最后在實(shí)驗(yàn)系統(tǒng)上進(jìn)行硬件測(cè)試,驗(yàn)證本項(xiàng)設(shè)計(jì)的功能。
采用VHDL語(yǔ)言在CPLD內(nèi)部編程實(shí)現(xiàn)Flash讀取控制設(shè)計(jì)
本設(shè)計(jì)已實(shí)用于國(guó)家863計(jì)劃“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺(tái)及實(shí)驗(yàn)系統(tǒng)”項(xiàng)目中。其主要功能是對(duì)主控部分的FPGA讀取Flash進(jìn)行控制。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |