完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個 瀏覽:124790次 帖子:5355個
【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片內(nèi)FIFO讀寫測試實(shí)驗(yàn)
FIFO: First in, First out代表先進(jìn)的數(shù)據(jù)先出,后進(jìn)的數(shù)據(jù)后出。Xilinx在VIVADO里為我們已經(jīng)提供了FIFO的IP核, 我...
各種 IP Core和參考設(shè)計 以下各種 IP Core和參考設(shè)計是由相關(guān)設(shè)計者提供,可以免費(fèi)下載學(xué)習(xí)或使用。 [使用注意事項] 大部分設(shè)計是針
1 I/O延遲約束介紹 要在設(shè)計中精確建模外部時序,必須為輸入和輸出端口提供時序信息。Xilinx Vivado集成設(shè)計環(huán)境(IDE)僅在FPGA邊界內(nèi)...
Linux虛擬機(jī)上安裝Xilinx petalinux2015.4版本詳細(xì)步驟
首先是“管理”-》“全局設(shè)定”-》“常規(guī)”-》默認(rèn)虛擬電腦位置:選擇一個專門用來放置虛擬機(jī)的位置,并保證存儲空間足夠大
基于FPGA開發(fā)設(shè)計,為何模塊看到一個嚴(yán)重警告?
為了避免約束多余的應(yīng)用,在2017年1月初,OOC dcp文件將不再包含任何約束信息,如果你遵循我們的建議使用IP xci文件,那么之前的約束信息將能夠...
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章自定義IP實(shí)驗(yàn)
創(chuàng)建自己的IP核有很多好處,例如系統(tǒng)設(shè)計定制化;設(shè)計復(fù)用,可以在在IP核中加入license, 有償提供給別人使用;簡化系統(tǒng)設(shè)計和縮短設(shè)計時間。用ZYN...
由QDesys公司帶來的基于Zynq SoC 的 EtherCAT快速驅(qū)動系統(tǒng)
此視頻由QDesys公司為您演示一個多軸馬達(dá)控制和EtherCAT網(wǎng)絡(luò)的集成驅(qū)動系統(tǒng)。在這個系統(tǒng)中采用一顆單芯片Zynq-7000 All Progra...
Xilinx7系列GTZ(高達(dá)28.05Gb_s)高速串行收發(fā)器性能與兼容性演示
Xilinx7系列GTZ(高達(dá)28.05Gb_s)高速串行收發(fā)器性能與兼容性演示。
深度估算是自動駕駛領(lǐng)域的一項關(guān)鍵技術(shù)。作為自動駕駛中最常用的傳感器,攝像頭能夠獲取全面、豐富又密集的信息?;诹Ⅲw視覺的深度估算技術(shù)可以準(zhǔn)確識別和定位運(yùn)...
2022-06-10 標(biāo)簽:神經(jīng)網(wǎng)絡(luò)算法Xilinx 5416 0
引言:本文我們簡單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。
ISE設(shè)計流程簡介--華清遠(yuǎn)見fpga培訓(xùn)視頻教程
本視頻教程主要主要介紹Xilinx公司開發(fā)設(shè)計流程中的各個功能模塊,包括ISE中的設(shè)計輸入,綜合,設(shè)計實(shí)現(xiàn)及驗(yàn)證等內(nèi)容,此專題將為廣大FPGA工程師深入...
01 測試環(huán)境 Xilinx ZCU106 單板 Xilinx VCU TRD2020.1 02 介紹 嵌入式Linux系統(tǒng)中,Linux直接管理所有C...
Xilinx SRIO IP介紹和使用經(jīng)驗(yàn)分享
隨著PCIe接口、以太網(wǎng)接口的飛速發(fā)展,以及SOC芯片的層出不窮,芯片間的數(shù)據(jù)交互帶寬大大提升并且正在向片內(nèi)交互轉(zhuǎn)變;SRIO接口的應(yīng)用市場在縮小,但是...
FPGA端掛載DDR時,對FPGA引腳的約束和選擇并不是隨意的,有一定的約束規(guī)則,一般可以通過利用vivado工具中的pin assignment去選擇...
一文了解Xilinx FPGA架構(gòu)及相關(guān)工具
作者:Clive Max Maxfield,Digi-Key北美編輯 現(xiàn)場可編程門陣列 (FPGA) 具有諸多特性,無論是單獨(dú)使用,抑或采用多樣化架構(gòu),...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |