完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個 瀏覽:124790次 帖子:5355個
當(dāng)FPGA復(fù)位扇出較多時 有以下辦法可以解決
xilinx推薦盡量不復(fù)位,利用上電初始化,如果使用過程中需要復(fù)位,采用同步高復(fù)位。
Accolade推出的第三代ANIC-200Ku數(shù)據(jù)包處理功能與應(yīng)用領(lǐng)域分析
Accolade推出了第三代雙端口100G網(wǎng)絡(luò)ANIC-200Ku PCIe無損數(shù)據(jù)包采集適配器,該板卡是基于Xilinx UltraScale FPG...
基于Xilinx 7系列GTX高速收發(fā)器的初步調(diào)試方案
本來寫了一篇關(guān)于高速收發(fā)器的初步調(diào)試方案的介紹,給出一些遇到問題時初步的調(diào)試建議。但是發(fā)現(xiàn)其中涉及到很多概念。逐一解釋會導(dǎo)致文章過于冗長。所以單獨寫一篇...
AXI總線在FPGA設(shè)計中使用越來越頻繁,但初學(xué)的同學(xué)經(jīng)常會因為對協(xié)議的理解不夠深入,寫出來的代碼經(jīng)常會出現(xiàn)死鎖等問題,對FPGA設(shè)計與調(diào)試帶來很多不必...
Xilinx FFT IP核功能?實現(xiàn)介紹與仿真
FFT算法是計算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出,之后又有新的算法不斷涌現(xiàn),總的來說發(fā)展方向有兩個:...
Virtex-7 FPGA系列旨在滿足寬帶通信、高階無線基礎(chǔ)設(shè)施、高端數(shù)字廣播、雷達圖像處理及其它航空航天和軍用產(chǎn)品等關(guān)鍵細(xì)分市場應(yīng)用需求。Virtex...
以Xilinx的ZYNQ的7000系列為例,介紹CLB功能與結(jié)構(gòu)
CLB是指可編程邏輯功能塊(Configurable Logic Blocks),顧名思義就是可編程的數(shù)字邏輯電路。CLB是FPGA內(nèi)的三個基本邏輯單元...
使用Xilinx 20nm工藝的UltraScale FPGA來降低功耗的19種途徑
在絕大部分使用電池供電和插座供電的系統(tǒng)中,功耗成為需要考慮的第一設(shè)計要素。Xilinx決定使用20nm工藝的UltraScale器件來直面功耗設(shè)計的挑戰(zhàn)...
2018-07-14 標(biāo)簽:xilinxultrascale 6182 0
Xilinx-vivado的網(wǎng)表形式有edf和dcp兩個方式,兩個方式各有不同。對于仿真來說,兩者均需轉(zhuǎn)換為verilog的形式進行仿真,只是使用的命令不同。
Xilinx的方案有現(xiàn)成的參考設(shè)計XAPP485/486.后來調(diào)試了一下,總是發(fā)現(xiàn)圖像邊緣地方部分區(qū)域是亮的,后來lvds的并上匹配電阻后,顯示就OK了...
ARM+FPGA開發(fā):基于AXI總線的GPIO IP創(chuàng)建
FPGA+ARM是ZYNQ的特點,那么PL部分怎么和ARM通信呢,依靠的就是AXI總線。這個實驗是創(chuàng)建一個基于AXI總線的GPIO IP,利用PL的資源...
xilinx sp605 PCIe EDK使用方法(之一:EDK設(shè)置部分)視頻教程
在EDK環(huán)境中針對在xilinx sp605 PCIe開發(fā)板,舉一個簡單的例子,介紹如何使用PCIE核與PC進行數(shù)據(jù)通訊。
DDR3 SDRAM控制器IP核的寫命令和寫數(shù)據(jù)間關(guān)系講解
1. 背景 這篇文章主要介紹了DDR3IP核的寫實現(xiàn)。 2. 寫命令和數(shù)據(jù)總線介紹 DDR3 SDRAM控制器IP核主要預(yù)留了兩組總線,一組可以直接綁定...
關(guān)于高阻態(tài)和OOC(out of context)綜合方式
Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計的一部分進行綜合,即OOC(out of context)綜合方式。OOC綜合方式的流程就是將設(shè)計的某個模...
基于FPGA 的SHA-256 安全認(rèn)證設(shè)計
Alcatraz (MAXREFDES34#) 子系統(tǒng)提供了一個參考設(shè)計,用于保護 Xilinx FPGA 以保護 IP 并防止附加的外設(shè)偽造。該系統(tǒng)在...
Xilinx UltraScale+ 器件集成 MIPI D-PHY
無論您正在設(shè)計的處理系統(tǒng)是用于汽車、物聯(lián)網(wǎng),還是用于 VR/AR 應(yīng)用,符合 MIPI 標(biāo)準(zhǔn)的傳感器及顯示器均是實現(xiàn)可擴展性、高抗噪性及高抖動容限的必要條件。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |