0 引言

　　隨著人們對(duì)無(wú)線通信需求和質(zhì)量的要求越來(lái)越高，無(wú)線通信設(shè)備的研發(fā)也變得越來(lái)越復(fù)雜，系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過(guò)程中所占的比重也越來(lái)越大。為了更加方便地對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試和測(cè)試，無(wú)線信道模擬器是進(jìn)行無(wú)線通信系統(tǒng)硬件測(cè)試不可或缺的儀器之一。目前，關(guān)于無(wú)線信道的模型研究比較多，而基于理論模型的硬件實(shí)現(xiàn)并不是很廣泛，同時(shí)成品十分昂貴，所以利用FPGA實(shí)現(xiàn)無(wú)線信道模擬器變得很有意義，節(jié)約了成本，而且也便于實(shí)現(xiàn)。FPGA是在PLD的基礎(chǔ)上發(fā)展起來(lái)的高性能可編程邏輯器件，使用FPGA進(jìn)行數(shù)字邏輯設(shè)計(jì)，開發(fā)過(guò)程的投資較少，研制和開發(fā)的時(shí)間較短，并且因?yàn)橐_的可分配性電路一般比較簡(jiǎn)單，修改和優(yōu)化比較方便，并且在實(shí)際中易于使用。同時(shí)由于FPGA并行運(yùn)算的特點(diǎn)，在大規(guī)模的數(shù)字運(yùn)算中很有優(yōu)勢(shì)，延時(shí)很小。

　　1 頻率選擇性衰落信道模型

　　多徑傳播信道的信道脈沖響應(yīng)模式是模擬一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型（WSSUS）。這樣的頻率選擇性衰落信道應(yīng)該滿足兩個(gè)假設(shè)條件：

　?。?）在時(shí)間t（可能是幾個(gè)碼元長(zhǎng)度）內(nèi)，衰落的統(tǒng)計(jì)特性是平穩(wěn)的；

　?。?）電波到達(dá)角和傳播時(shí)延是統(tǒng)計(jì)獨(dú)立變量。

　　時(shí)變頻率選擇性衰落信道的確定仿真模型如圖1所示。

　　Jakes在參考文獻(xiàn)中介紹了一種單徑衰落信道的仿真，且在此基礎(chǔ)上提出了一種對(duì)頻率選擇性衰落信道的仿真方法。在原來(lái)第l徑中的多普勒相移bnl的基礎(chǔ)上，加上一個(gè)附加相移rnl，成為新的多普勒相移bnl+rnl，且保持其他參數(shù)不變。為了保證各個(gè)可分辨多徑之間相互獨(dú)立，所以必須選擇合適的bnl和rnl，其中比較簡(jiǎn)單的一種方法是：

　　2 信道模擬器的FPGA設(shè)計(jì)

　　FPGA采用Xilinx公司的Virtex-2p，其中芯片工作時(shí)鐘為100MHz。本文設(shè)置N0=8，fm=200 Hz，

　　為了計(jì)算方便，將所得的值擴(kuò)大32倍，也就是左移5位之后四舍五入成整數(shù)值，存入寄存器調(diào)用。所以信道模擬器的實(shí)現(xiàn)過(guò)程主要為各個(gè)正弦波的FPGA實(shí)現(xiàn)，與對(duì)應(yīng)的系數(shù)相乘疊加成單徑衰落，輸入信號(hào)經(jīng)過(guò)l個(gè)路徑時(shí)延之后疊加成為輸出信號(hào)。