在雷達(dá)的測試系統(tǒng)中，常常需要模擬日標(biāo)回波；同時，為了測試?yán)走_(dá)的抗干擾特性，還需要產(chǎn)生欺騙干擾的信號。DRFM（數(shù)字射頻存儲器）由于可以高保真的存儲和復(fù)制采樣信號，測試系統(tǒng)不僅可以產(chǎn)生多個假目標(biāo)，還可以產(chǎn)生距離拖引干擾和速度拖引干擾。

1 系統(tǒng)組成及原理

雷達(dá)的測試系統(tǒng)需要模擬目標(biāo)的航跡。對于高速運(yùn)動的目標(biāo)，其控制系統(tǒng)需實(shí)時計算控制參數(shù)，供功能塊使用。因DSP（數(shù)字信號處理器）芯片采用的是哈佛結(jié)構(gòu)的并行體系結(jié)構(gòu)，具有獨(dú)立的數(shù)據(jù)存儲空間和程序存儲空間，它的數(shù)據(jù)和程序分別存儲在不同的存儲器之中。采用TI公司的DSP處理芯片，其中TMS320C2000系列是面向控制型的處理芯片，也有較強(qiáng)的計算能力，以適應(yīng)快速數(shù)字信號處理運(yùn)算的要求，比較適合本系統(tǒng)使用，可以實(shí)時計算下載控制參數(shù)，供功能塊使用。

測試系統(tǒng)包括以下幾部分：

a） 系統(tǒng)通過天線接受雷達(dá)信號，經(jīng)混頻成中頻后，通過DRFM采集中頻雷達(dá)脈沖信號，并把采集數(shù)據(jù)存儲在存儲器中供讀取。

b） DSP根據(jù)主控計算機(jī)提供的命令和干擾參數(shù)，實(shí)時計算每一個更新時刻計算出相應(yīng)的目標(biāo)時延和多譜勒頻移，并把數(shù)據(jù) 存入相應(yīng)的鎖存器中。

c） 可編程脈沖延時電路根據(jù)DSP提供的參數(shù)，對雷達(dá)視頻脈沖進(jìn)行相應(yīng)的延時，產(chǎn)生DRFM的數(shù)據(jù)釋放信號，控制DRFM的D／A轉(zhuǎn)換器工作，產(chǎn)生中頻脈沖信號，從而實(shí)現(xiàn)距離拖引干擾。

d） DDS（直接數(shù)字頻率合成器）模塊根據(jù)DSP提供的參數(shù)，產(chǎn)生相應(yīng)的多普勒頻移信號，經(jīng)混頻電路處理后，實(shí)現(xiàn)速度拖引干擾或目標(biāo)速度模擬。

e） 根據(jù)假目標(biāo)的運(yùn)動軌跡，DSP實(shí)時計算出假目標(biāo)的距離引起的功率衰減，控制輸出電調(diào)衰減器，實(shí)現(xiàn)假目標(biāo)的距離欺騙。

目標(biāo)模擬與欺騙干擾系統(tǒng)組成框圖如圖1所示。

2 對DRFM的控制

DRFM讀取時延的數(shù)據(jù)更新并不需要每個雷達(dá)脈沖都更新，這是由目標(biāo)的運(yùn)動速度決定的，一般2 ms更新一次就夠了。

可編程延遲電路的延時時間由DSP控制，以接收到的雷達(dá)視頻脈沖為起始點(diǎn)，計算延時參數(shù)，延時脈沖的個數(shù)也是可控的，這樣可以控制產(chǎn)生多個假目標(biāo)或多個欺騙干擾信號。

因DRFM可以反復(fù)復(fù)制存儲的信號，可以用一路來實(shí)現(xiàn)多個模擬目標(biāo)或欺騙干擾，為了設(shè)計的靈活性，用FPGA（現(xiàn)場可編程門陣列）設(shè)計一個有使能端的可設(shè)置延時時間和脈沖個數(shù)的脈沖延時電路，可以在FPGA中根據(jù)需要設(shè)計多個單脈沖延時電路，然后將這些脈沖相加，得到延時獨(dú)立設(shè)置的脈沖，模擬獨(dú)立運(yùn)動的目標(biāo)軌跡。這樣，只用一個通道就可以同時實(shí)現(xiàn)目標(biāo)模擬與欺騙干擾、多目標(biāo)模擬或多個欺騙干擾信號。對DRFM的控制時序見圖2。

3 對DDS的控制

當(dāng)一個通道只有一個目標(biāo)需要模擬時，只需要將計算好的多普勒頻移參數(shù)送入鎖存器即可。但常常需要模擬多個目標(biāo)或需要模擬一個目標(biāo)及與它相應(yīng)的欺騙干擾，這時采取每計算一個參數(shù)送入鎖存器的方法來控制就可能來不及了。DSP計算好需要模擬的多個目標(biāo)的距離和多普勒頻移后，將多普勒頻移參數(shù)按模擬目標(biāo)相對雷達(dá)信號距離由近到遠(yuǎn)的次序存入RAM中，由于DDS從置數(shù)到工作穩(wěn)定需要時間，以雷達(dá)同步脈沖來送出第1個控制參數(shù)，其他的在每個脈沖的后沿來更新參數(shù)。對于頻率捷變雷達(dá)來說，多普勒頻移與頻率相關(guān)，如采取測量到雷達(dá)頻率再計算的方式，當(dāng)模擬的目標(biāo)與測試系統(tǒng)較近時，實(shí)時更新時間來不及，由于目標(biāo)運(yùn)動的速度不快，參數(shù)更新時間，采取預(yù)先計算多普勒頻移并下載到存儲器中，以頻率做存儲器讀出時的地址，頻率捷變時可以實(shí)時查表得到該時刻該頻率的多普勒頻移。電路原理見圖3。在模擬距離遠(yuǎn)近的功率變化時控制電路與此相似，因與頻率無關(guān)，電路比控制多普勒頻移的電路簡單，不再詳述。

4 多通道的實(shí)現(xiàn)

通過一個通道來實(shí)現(xiàn)多個模擬目標(biāo)或欺騙干擾，將減少設(shè)備量，降低系統(tǒng)的成本，但當(dāng)兩個目標(biāo)距離較近、速度不同時，以及模擬目標(biāo)數(shù)較多時，一個通道將難以實(shí)現(xiàn)。這時可以通過增加通道來實(shí)現(xiàn)。由于與主控計算機(jī)是通過串口通信，這樣，帶來了一個問題，即如何簡單實(shí)現(xiàn)兩個通道間的信號同步。

下面以兩個通道（一個通道用做模擬目標(biāo)，另一個通道用做相應(yīng)的欺騙干擾）為例介紹通道問同步的實(shí)現(xiàn)。將模擬目標(biāo)的運(yùn)動參數(shù)下載到主模擬通道，而作欺騙干擾的通道，計算機(jī)需要將目標(biāo)參數(shù)和干擾參數(shù)一起下載，DSP計算時，以接收到的雷達(dá)視頻脈沖為參考值，計算出干擾更新時刻的距離和速度。由于這樣起始點(diǎn)的時刻未知，每個DSP獨(dú)自更新，將難以保證欺騙干擾和模擬目標(biāo)時間的一致性，可以采取以主通道DSP為主，更新數(shù)據(jù)時發(fā)出中斷信號，另一個接收到更新中斷后更新數(shù)據(jù)，為了保證各數(shù)據(jù)更新的同時性，采取兩次鎖存，接收到的雷達(dá)視頻脈沖產(chǎn)生同步脈沖對數(shù)據(jù)進(jìn)行鎖存。程序流程如圖4所示。

5 結(jié)束語

本文介紹了單個通道多目標(biāo)模擬時對多普勒頻移參數(shù)的實(shí)時控制方法，以及多個通道模擬多個信號時的實(shí)時控制方法，提出了信號間同步的解決方法。雖然采用單個通道做多目標(biāo)模擬時，模擬距離接近而速度不同的目標(biāo)存在局限性，但控制電路簡單有效，工作穩(wěn)定，設(shè)備成本低，具有實(shí)用的價值。在雷達(dá)目標(biāo)模擬與干擾產(chǎn)生的設(shè)備上得到了廣泛應(yīng)用。