1 引言

　　目前，我國功率MOSFET 產(chǎn)業(yè)已經(jīng)初步形成，產(chǎn)品主要集中在60V~600V 中小電流范圍，對(duì)于200V/100A以上的中高壓大電流器件，尚未見到國產(chǎn)的成熟產(chǎn)品。

　　分析了功率MOSFET 最大額定電流與導(dǎo)通電阻的關(guān)系，討論了平面型中壓大電流VDMOS器件設(shè)計(jì)中導(dǎo)通電阻、面積和開關(guān)損耗的折衷考慮，提出了圓弧形溝道布局以增大溝道寬度，以及柵氧下部分非溝道區(qū)域采用局域氧化技術(shù)以減小柵電容的方法，并據(jù)此設(shè)計(jì)了一種元胞結(jié)構(gòu)。詳細(xì)論述了器件制造過程中的關(guān)鍵工藝環(huán)節(jié)，包括柵氧化、光刻套準(zhǔn)、多晶硅刻蝕、P 阱推進(jìn)等。流水所得VDMOS 實(shí)測(cè)結(jié)果表明，該器件反向擊穿特性良好，柵氧耐壓達(dá)到本征擊穿，閾值電壓2.8V，導(dǎo)通電阻僅25m Ω，器件綜合性能良好。

　　2 器件結(jié)構(gòu)

　　按照導(dǎo)電溝道相對(duì)于硅片表面的方向不同，功率MOSF ET 通常分為平面型VDMOS 和溝槽型TrenchMOS，二者均通過兩次擴(kuò)散在柵氧一側(cè)形成長度不同的摻雜區(qū)域來構(gòu)造導(dǎo)電溝道。由于溝槽刻蝕使得柵氧形成于縱向，極大地提高了硅片表面利用率，并消除了JFET 區(qū)，因而TrenchMOS器件橫向尺寸得以顯著減小，每平方厘米可達(dá)數(shù)千萬個(gè)元胞，其精細(xì)程度已進(jìn)入深亞微米范疇。不過，由于溝槽底部拐點(diǎn)區(qū)域固有的電場(chǎng)集中效應(yīng)，TrenchMOS 主要應(yīng)用于數(shù)十伏的低壓領(lǐng)域，在150V~600V 的中高壓范圍內(nèi)，平面型VDMOS 仍是主流。此外，平面型VDMOS 還具有工藝相對(duì)簡單、成品率高的特點(diǎn)。

　　正向?qū)顟B(tài)下，功率MOSFET 最大額定電流主要受限于功率耗散，即：

?

　　其中Pd 為功率耗散，RDS(on)為導(dǎo)通電阻，TJ(max)、T 分別為器件允許的最高工作溫度和實(shí)際工作溫度，RthJC 為器件熱阻，與封裝有關(guān)?？梢?，導(dǎo)通電阻是最大額定電流的決定性因素之一，在器件綜合性能允許的情況下，最大程度地降低導(dǎo)通電阻是器件設(shè)計(jì)的關(guān)鍵環(huán)節(jié)，也是功率MOSFET 自上世紀(jì)八十年代出現(xiàn)以來，工程師們持之以恒的追求。2009年8月，美國Fairchild 公司開發(fā)出世界上首只導(dǎo)通電阻小于1m Ω的功率MOSFET，最大額定電壓/ 電流為30V/60A，主要得益于高密度溝槽柵技術(shù)的采用使得單位面積內(nèi)有更多元胞并聯(lián)，增大了溝道總有效寬度，從而顯著地減小了以溝道電阻為主的導(dǎo)通電阻。

　　對(duì)于中高壓平面型VDMOS 器件來說，增加元胞數(shù)量以減小導(dǎo)通電阻也是有效的方式，一方面可以減小漂移區(qū)電阻和JFET 區(qū)電阻，另一方面也增大了總的溝道有效寬度，盡管溝道電阻可能不再是主要矛盾。不過，元胞數(shù)量的增加必然增大器件面積，最終受限于由柵電容決定的開關(guān)損耗，因此，VDMOS 器件設(shè)計(jì)需要折衷考慮導(dǎo)通電阻和開關(guān)損耗，對(duì)外延層厚度、摻雜濃度、元胞結(jié)構(gòu)、柵氧厚度、面積等參數(shù)進(jìn)行優(yōu)化。對(duì)于一定的阻斷電壓，采用增大元胞內(nèi)溝道寬度以減小溝道電阻、增大多晶覆蓋下的非溝道區(qū)域柵氧厚度以減小柵電容是減小器件功率耗散的有效途徑。

　　設(shè)計(jì)的器件元胞結(jié)構(gòu)如圖1 所示，圖1(a)為元胞俯視圖，圖1(b)為A-A 處剖面示意圖，其中LOCOS 為局域氧化區(qū)，POLY 為多晶硅覆蓋區(qū)，CH為歐姆接觸孔，GOX為柵氧，PSG為磷硅玻璃，N+、N-、P- 分別為N型高摻雜區(qū)、N 型低摻雜區(qū)、P 型低摻雜區(qū)。圖1(a)中多晶覆蓋區(qū)邊緣呈圓弧形，其溝道呈放射狀分布，具有比直線型排列溝道更大的寬度。

?

　　圖1 200V/100A VDMOS 器件元胞結(jié)構(gòu)示意圖

　　3 工藝流水

　　根據(jù)揚(yáng)州國宇電子有限公司現(xiàn)有多晶硅柵自對(duì)準(zhǔn)工藝，制定了如下工藝流程：

　　備片→薄氧氧化→ SiN 淀積→一次光刻→刻蝕→場(chǎng)氧化→ SiN 剝離→柵氧氧化→多晶硅淀積→ 多晶硅摻雜→二次光刻→多晶硅刻蝕→中劑量硼(P-)注入→三次光刻→大劑量硼(P+)注入→ P 阱推進(jìn)→四次光刻→大劑量磷(N+)注入→PSG淀積→PSG致密→五次光刻→接觸孔刻蝕→金屬化→ 六次光刻→金屬刻蝕→合金→鈍化介質(zhì)淀積→七次光刻→刻蝕→原片減薄→背面金屬化→測(cè)試上述流程中，柵氧化、第三、四、五次光刻與第二次光刻套準(zhǔn)、多晶硅刻蝕、P 阱推進(jìn)等為關(guān)鍵工藝，需要重點(diǎn)監(jiān)控，其余工藝均相對(duì)成熟。

　　表1 柵氧化工藝條件

?

　　3.1 柵氧化

　　質(zhì)量較好的柵氧，其擊穿特性為本征擊穿，通常厚度為10nm的氧化層其擊穿電壓需達(dá)到8V以上。

　　除了熱氧化工藝本身外，氧化前處理也是重要環(huán)節(jié)。

　　此處采用SC3 液和HF溶液處理，完成后沖水、甩干，入擴(kuò)散爐管進(jìn)行熱氧化，加工條件如表1 所示。氧化完成后，用膜厚儀測(cè)試得到膜厚平均值為100 ±3nm，均勻性良好。

　　3.2 光刻套準(zhǔn)

　　平面型VDMOS N+ 源區(qū)、P+ 注入?yún)^(qū)、歐姆接觸孔等位置在元胞內(nèi)通常呈中心對(duì)稱，如圖1 所示，這是器件電學(xué)特性一致性和可靠性的要求。由于自對(duì)準(zhǔn)工藝采用多晶硅刻蝕后的圖形作為P- 注入掩蔽，其后的N+ 注入掩蔽需要位于多晶硅刻蝕窗口的中心位置，P+ 注入光刻和歐姆接觸孔光刻后形成的窗口也需要位于該區(qū)域中心。上述要求除了版圖設(shè)計(jì)時(shí)的精確度量以外，加工過程中的實(shí)際套準(zhǔn)也至關(guān)重要。通常采用數(shù)套游標(biāo)圖形以監(jiān)控光刻工藝中的套準(zhǔn)，本次設(shè)計(jì)采用第三、四、五圖層游標(biāo)對(duì)套第二層游標(biāo)的方法?？梢姷谒拇喂饪?NLS)與第二次光刻(PLY)套準(zhǔn)良好，X 和Y 方向的誤差不超過0.1 μm。第三層與第五層也有類似結(jié)果，此處不再一一列出。