DPGA（數(shù)字可編程增益放大器）是一種實用的信號處理元件，在模數(shù)轉(zhuǎn)換器必須獲取廣泛動態(tài)范圍內(nèi)的信號時應(yīng)用。如果不能容納輸入信號振幅以便匹配和有效地利用模數(shù)轉(zhuǎn)換器跨度，低輸入可能不能以足夠的分辨率數(shù)字化，高輸入可能會超出模數(shù)轉(zhuǎn)化器額定的界限，并且完全丟失。

現(xiàn)有的DPGA設(shè)計通常將一個乘法數(shù)模轉(zhuǎn)換器并入一個運算放大器的反饋回路中，從而使乘法數(shù)模轉(zhuǎn)換器的輸入代碼確定放大器的閉環(huán)增益?，F(xiàn)有的幾種單片電路DPGA使用這種拓撲，如凌力爾特的LTC6910和美國國家半導(dǎo)體的LMP8100。 但是，DPGA的數(shù)字增益控制位有時不方便提供，而且這些設(shè)備的輸出跨度可能不足，例如，不足以對接±10V模數(shù)轉(zhuǎn)換器輸入跨度。 此外，這些設(shè)備的可用增益設(shè)置的分辨率通常很不精確，例如，每步增益2:1（2-to-1），這些設(shè)備的功耗有時很大。與之相反，本設(shè)計實例介紹一種采用發(fā)散指數(shù)曲線理念的新型DPGA。

最簡單或設(shè)計者最為熟知的波形莫過于e-t/RC收斂指數(shù)，即，將一個起初充電到輸入電壓VIN的初級RC電路漸進放電到零，其中，當(dāng)t=T=loge（2）RC時V=VIN/2，當(dāng)t=2T時V=VIN/4，當(dāng)t=3T時V=VIN/8，依此類推。設(shè)計者可能不太熟悉但依然簡單的波形是，用合成一個負電阻的有源電路代替R時（圖1）的同一RC拓撲。使用-R取代R，以便使RC時間常數(shù)為負：-RC和波形函數(shù)生成發(fā)散指數(shù)VIN×e+t/RC。之后，波形并沒有收斂到零，而是在理論上發(fā)散至無窮大。當(dāng)t=T時V=2VIN，當(dāng)t=2T時V=4VIN，當(dāng)t=3T時V=8VIN，依此類推。因此，不管輸入電壓有多低，只須在啟動負放電之后等待t=log2（V/VIN）T。

發(fā)散指數(shù)和負時間常數(shù)是DENT（發(fā)散指數(shù)負時間常數(shù)）DPGA拓撲（圖2）的核心理念。 當(dāng)AMPLIFY/TRACK（放大/跟蹤）控制位轉(zhuǎn)向邏輯“1”時，運算放大器跟隨器的兩個時間反向增益生成一個負時間常數(shù)：-（R+1RON）（C+CSTRAY）=-14.4ms，其中，RON是CMOS開關(guān)的導(dǎo)通電阻，CSTRAY是C（圖3）周圍的寄生電容。它還會生成一個發(fā)散指數(shù)：VOUT（t）=VIN×2（t/10ms+1）。由此，增益是2（t/10ms+1）。放大控制位的1ms時間分辨率提供1.07：1=0.6 dB=33步/十進增益編程分辨率。圖4顯示自跟蹤/放大邏輯轉(zhuǎn)變開始后的電壓增益與時間的關(guān)系。

與單片電路PGA不同，DENT使用分離元件，如運算放大器和開關(guān)，所以它可以很容易地通過選擇適當(dāng)?shù)钠骷?a target="_blank">電源納入參數(shù)，如I/O電壓跨度（負輸入和10V放大器）。指數(shù)生成計時的準確性和可重復(fù)性、ADC采樣和RC時間常數(shù)的穩(wěn)定性限定了放大器在增益編程準確性和抖動方面的實際性能。在示例電路中，當(dāng)T=14.4ms時，1ns的放大器計時錯誤或抖動相當(dāng)于0.007%的增益編程錯誤。 值得慶幸的是，常見的微控制器和數(shù)據(jù)采集設(shè)備幾乎都配備有可編程定時器/計數(shù)器硬件，這通常使精確可重復(fù)的放大/跟蹤控制的數(shù)字生成變得輕而易舉。

在模擬方面，可能存在保存增益設(shè)置準確性和降低RC組件高精度要求的自校準算法，但它們已經(jīng)超出了本設(shè)計實例的討論范圍。

許多現(xiàn)代功率MOSFET在5V 時達到導(dǎo)通電阻的低值，甚至在柵極到源極電壓為5V的情況下也可達到。然而，對于大功率MOSFET，特別是絕緣柵極雙極晶體管（IGBT），工程師更希望柵極到源極電壓為12V~15V，因為這些電源開關(guān)的導(dǎo)通電阻在高柵極到源極電壓情況下會進一步降低。例如，國際整流器公司（International Rectifier）的17A額定IRFR024功率MOSFET有一個0.075Ω的導(dǎo)通電阻（參考文獻1）。當(dāng)柵極到源極電壓為12V時，該器件的導(dǎo)通電阻與柵極到源極電壓為5V時的導(dǎo)通電阻相比，下降到其值的41％。當(dāng)開關(guān)電流為10A時，該器件的功耗比柵極到源極電壓為12V時的功耗少6W。

IC1是美國模擬器件公司（Analog Devices）推出的一款ADuM5230集成電路隔離式驅(qū)動器。它可以將5V的輸入電壓提高到足以驅(qū)動MOSFET導(dǎo)通電阻到一個低值的水平，最大限度地減少功耗（圖1）。 但是，在低開關(guān)頻率的情況下，IC的高端內(nèi)部18V箝位消耗該集成電路從低端5V電源獲得的能量（參考文獻2）。

但是，ADuM5230的輸出電壓未經(jīng)調(diào)節(jié)。 幸好，該集成電路的一個調(diào)節(jié)引腳可以用來控制設(shè)備內(nèi)部脈寬調(diào)制器（PWM）的占空比，將占空比的值從1降至約0.1。當(dāng)調(diào)節(jié)引腳為打開時，默認占空比的值為0.55。當(dāng)調(diào)節(jié)引腳連接到5V電源時會出現(xiàn)占空比的最低值。

IC2是安華高科技公司推出的一種ASSR-1219高級光MOSFET器件，用于控制調(diào)節(jié)引腳的電壓。該光MOSFET的輸出端之間有一個0V飽和電壓。由于經(jīng)典光耦合器具備一個雙極光電晶體管，在這種情況下用它作IC2不太合適。雙極光電晶體管有0.4V的飽和電壓，并且，一個普通光耦合器的電流傳輸比（CTR）在接近飽和輸出時將顯著降低。 當(dāng)IC1的高端輸出電壓的負載很輕或者可以忽略時，考慮將調(diào)節(jié)引腳的電壓轉(zhuǎn)為外部電壓電平。

有些時候，IC1的高端輸出電壓VISO會超過VZ（IF）+VFLED~13.5V的約值，其中VZ（IF）是D2的正向電流IF的穩(wěn)壓二極管D1的電壓，VFLED是IC2的發(fā)光二極管D2中的最低正向電壓。IC1超過了這個值，電流開始從D2流過，D2輸出的MOSFET開始導(dǎo)電。 IC2的制造商為開/關(guān)操作而設(shè)計此器件，建議使用的正向電流至少為0.5mA（參考文獻3）。

當(dāng)IC2輸出的MOSFET處在信號級別負載情況下，幾十微安通過發(fā)光二極管的正向電流導(dǎo)致光MOSFET的導(dǎo)通電阻值從幾乎無窮大變?yōu)閹浊W姆。調(diào)節(jié)引腳的電壓電平上升，而IC1的兩個PWM的占空因數(shù)下降。這一行為建立了一個隔離式負電壓反饋。 因此，IC2中MOSFET和發(fā)光二極管的溫度對電路的性能影響極小。在輕負載情況下，5V電源的電流負載遠遠低于使用打開調(diào)節(jié)引腳的IC1的電流負載。

測試時，卸載IC1的默認電源電流為約94.6 mA。在電路中有反饋的情況下，該值會降到31.7mA。在重載情況下，IC1高端的輸出電流上升到約20mA，并且占空因數(shù)自動上升到一個高于默認電源電流的適當(dāng)值。因此，輸出電壓在大約3.7mA ~ 22.6mA的范圍內(nèi)為13.5V。電路的功率效率為20％或更高。在輸出電流為4.5mA的情況下，功率效率為20.5％，而IC1的功率效率約為15％。在電流為3.7mA的情況下，電路的效率可達20％。該值大大高于IC1在調(diào)節(jié)引腳開放時的13％。

責(zé)任編輯：gt