之所以專門挑一篇文章來說半導體參數(shù)，因為它確實比較重要，可以讓我們明白當前各種半導體材料的優(yōu)勢與劣勢的原因。

不僅如此，還可以讓我們明白一些東西，特別是二極管和三極管的一些特性。

其實這些問題，如果明白了下面參數(shù)的含義，那么也就理解得差不多了。

禁帶寬度

首先來看禁帶寬度，這個參數(shù)是從能帶模型里面來的。

固體中電子的能量是不可以連續(xù)取值的，而是一些不連續(xù)的能帶，要導電就要有自由電子或者空穴存在，自由電子存在的能帶稱為導帶（能導電）。被束縛的電子要成為自由電子，就必須獲得足夠能量從價帶躍遷到導帶，這個能量的最小值就是禁帶寬度。

這段文字不好理解，那我們就以硅晶體來舉例吧。

硅原子最外層含有4個電子，硅原子與硅原子之前通過共享電子形成晶體，這個“共享電子”也可以叫做形成化學鍵。形成化學鍵后，電子不能自由移動，所以不能導電。

這些形成的化學鍵的電子的能量是各不相同的，但他們有個特點，都處于一個范圍，這個范圍就叫價帶。

如果這些化學鍵的電子獲得了能量，從里面跑出來了，那它就成了自由電子。電子離開的地方形成了一個空位，所以構(gòu)成了空穴，這兩者都是可以導電的。同樣的，所有這些自由電子的能量也各不相同，但是它們都處于一個范圍，這個范圍就叫導帶。

可以看到，這個導帶和價帶中間是有間隔的，這個間隔就是禁帶。禁帶寬度的大小實際上是反映了價電子被束縛強弱程度的一個物理量。

禁帶寬度越大，價電子必須獲得比較高的能量，才能從化合鍵里面出來成為自由電子。所以禁帶寬度越大，能夠因為分子熱運動成為自由電子的數(shù)量越少，導電性能越差。

等等，扯了半天這個有什么用？沒發(fā)現(xiàn)禁帶寬度大有什么用？

別急，才到問題的一半，汗。。。

在這之前，我們來復習一下PN結(jié)，因為做晶體管必然少不了PN結(jié)。

我們知道，PN結(jié)反偏是有漏電流的，這個漏電流是由少子的擴散形成的，雖然很少，但是會有。

也就是說，會有電子從中間的內(nèi)建電場區(qū)經(jīng)過。并且，電子會在這個區(qū)域被加速。

如果電壓足夠大，場強足夠高，那么電子會被加速到較高的能量與原子相撞，原本在化學鍵里的電子會被撞出來成為自由電子。這個新產(chǎn)生的自由電子又受到電場力加速，去撞擊其它的原子產(chǎn)生新的自由電子。

這樣“一生二，二生四，子子孫孫無窮盡也”，大量的自由電子產(chǎn)生，電流急劇增大，這也就是“雪崩擊穿”。

如果說禁帶寬度比較大，價電子被束縛的比較緊，那么就不容易被撞出來了。

所以呢，禁帶寬度大，能抗住的場強也就越高，耐壓也就越高。同等耐壓的器件，PN結(jié)就可以做得更薄，器件也能更小，又會帶來寄生電容小的好處，器件也就能在更高的頻率工作。

當溫度上升，電子更容易獲得能量。當溫度上升到一定程度的時候，會有很多化學鍵里面的電子獲得足夠的能量變成自由電子，這樣就破壞了半導體的特性。

試想一下，溫度上升，自己產(chǎn)生的載流子比摻雜產(chǎn)生的載流子數(shù)量還多，那摻雜也就失去了意義，晶體管的功能也就失效了。

禁帶寬度越大，需要升到更高的溫度才能使化學鍵里面的電子變成自由電子，也就是說能工作在更高的溫度。

硅的禁帶寬度是1.12eV，而碳化硅是3.26eV。所以碳化硅器件比硅器件更耐溫，可以到200℃，而硅只能到150℃，傳聞金剛石可以工作在500℃。

第三代半導體的特點就是禁帶寬度大，所以主要應用于高溫，大功率器件場合。

電子/空穴遷移率

電子遷移率，指的是電子在電場力作用下運動快慢的物理量。

這個不好理解，我們可以這么看。

電子濃度相同的兩種半導體材料，在兩端施加相同的電壓，那個遷移率更大的半導體材料，它里面的電子運動速度越快，單位時間通過的電子數(shù)不就越多嗎？也就是說，電流越大。

這就說明了電子遷移率越高的半導體材料，電阻率越低，通過相同的電流，損耗越小。

空穴遷移率與電子遷移率一樣，空穴遷移率越高，損耗越小。但是一般說來，電子的遷移率是要比空穴要高，因為空穴是電子的空位，空穴的運動，本質(zhì)上是電子從一個空穴移動到另外一個空穴。

從上表可以看到，硅材料的電子遷移率要比空穴遷移率高幾倍，這也是為什么NMOS管比PMOS管用得多的主要原因。

NMOS管在導通時，形成的是N型導電溝道，也就是說用來導電的是電子。而PMOS管導通，形成的是P型導電溝道，用來導電的是空穴。因為電子比空穴的遷移率要高，所以，同體積大小，同摻雜的情況下，NMOS管的損耗要比PMOS管小不少。

除了功耗之外，電子/空穴遷移率還影響什么呢？器件的速度

這是NMOS管的截止頻率（輸入/輸出=1時的頻率）

從最終的結(jié)果可以看到，截止頻率與電子遷移率成正比。也就是說，電子遷移率越高，做出的NMOS管可以工作在更高的頻率。

這個推導過程挺復雜的，我就不列了。那么有沒有通俗的理解呢？

我的想法是這樣的，僅供參考。

NMOS管的工作原理，是通過控制導電溝道，以此來控制源漏電流。在柵極加上正電壓Vgs，襯底的電子會被帶正電的柵極吸引，電子充斥在源端和漏端之間，形成了導電溝道，兩邊就可以通了。

當Vgs電壓以高頻率變化的時候，形成的導電溝道的厚薄也會變化。這個導電溝道的變化是通過電子的移動來形成的，電子移動速度越快（電子遷移率越高），那么導電溝道就能更快的響應Vgs的變化。所以說，電子遷移率越高，器件的工作頻率越高。

同樣的，PMOS管的工作速度，應該與空穴遷移率的大小正相關(guān)。

總的來說，電子遷移率越高，晶體管的功耗越小，速度越快。

從表中看出，二代半導體GaAs的電子遷移率是8500，InP的電子遷移率是4600，都是比Si的1350大很多。所以二代半導體的特點就是用在高頻，大功率場合。

飽和電子漂移速率

在電場比較低的時候，整體電子的漂移速度與電場大小成正比。當電場大到一定值，電子整體的漂移速度不會再增加，達到飽和，這個速度就叫電子的飽和漂移速率。

這個參數(shù)像是決定了電子漂移速率的上限。

具體影響晶體管的什么性能，我也是不清楚。倒是多了個疑問。。。？

除此之外，還有一個問題。。。

編輯：黃飛

?