1．如何處理實際布線中的一些理論沖突的問題 問：在實際布線中，很多理論是相互沖突的；例如：1。處理多個模/數(shù)地的接法：理論上是應(yīng)該相互隔離的，但在實際的小型化、高密度布線中，由于空間的局限或者絕對
2014-11-06 16:22:00
如何處理實際布線中的一些理論沖突的問題 基本上, 將模/數(shù)
2009-03-20 13:54:18
在我的設(shè)計
中，有
一些未使用的引腳。
一些是IO，
一些是僅輸入引腳。我將IO保持為開放但我很困惑如
何處理僅輸入引腳。
一般的做法是將它們連接到GND，但我覺得連接到gnd時功耗更大。善意的建議我適當(dāng)?shù)拇鸢?/div>
2019-06-11 08:34:02
余時間研究了下 Vite 和 Rollup 的內(nèi)部實現(xiàn)，借此機會來探究下構(gòu)建工具是如何處理 external 這一類外部鏈接的，并對 external 的能力做一些擴展。如何解析 External因為
2022-11-30 14:58:57
大家好我有一個關(guān)于如何處理virtex 5中的復(fù)位信號的問題。用于復(fù)位整個設(shè)計的同步復(fù)位信號。復(fù)位信號的時序很難滿足，因為扇出很大。如果我減少synplify pro中的扇出限制。我為其余的東西留下了很多復(fù)雜的線條。這需要很多邏輯。應(yīng)該有更好的解決方案。有人可以幫助嗎？問候小東宇
2020-06-03 08:18:11
你好，我查找了一些更復(fù)雜的項目，其中有多個中斷源。但是我只找到具有簡單和單個I/O的項目。我想了解如何處理具有多個可能中斷源的中斷。如果有關(guān)于這個主題的很好的示例或教程，它可以有所幫助。謝謝，Ran
2020-04-27 13:42:16
親愛的大家，我正在做一個關(guān)于一些bisic信號處理的項目。它描述如下，信號由PmodMic采樣，然后數(shù)字化信號被發(fā)送到我們定制的濾波器模塊，然后濾波后的信號被發(fā)送到ARM進行進一步處理，顯示等。我
2020-03-12 10:29:25
致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)?！ ?、如何處理實際布線中的一些理論沖突的問題 基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走
2018-09-19 16:21:03
頗為頭疼。下面是PCB布線的一些常用規(guī)則，無論你是小白還是已入行的工程師，都應(yīng)該掌握。 PCB布線常用規(guī)則 1、走線的方向控制規(guī)則 輸入和輸出端的導(dǎo)線應(yīng)盡量避免相鄰平行。在 PCB 布線時，相鄰
2023-04-18 15:04:04
是保留地層的完整性。3、大面積導(dǎo)體中連接腿的處理在大面積的接地(電)中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些
2018-05-07 08:20:06
致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。8、如何處理實際布線中的一些理論沖突的問題1. 基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線
2013-11-07 15:25:01
也要最終經(jīng)過Layout得以實現(xiàn)并驗證,由此可見,布線在高速PCB設(shè)計中是至關(guān)重要的。下面將針對實際布線中可能遇到的一些情況,分析其合理性,并給出一些比較優(yōu)化的走線策略。主要從直角走線,差分走線,蛇形線
2012-07-21 14:22:45
有的，他們有著很理性的知識，同時又帶著一些自我創(chuàng)作的情感去布線，布出來的線就頗為美觀有藝術(shù)感。 下面是一些好的布線技巧和要領(lǐng)： 首先，先對做個基礎(chǔ)介紹，PCB的層數(shù)可以分為單層，雙層和多層的，單層現(xiàn)在
2018-09-18 15:42:39
有的，他們有著很理性的知識，同時又帶著一些自我創(chuàng)作的情感去布線，布出來的線就頗為美觀有藝術(shù)感。下面是一些好的布線技巧和要領(lǐng)：首先，先對做個基礎(chǔ)介紹，PCB的層數(shù)可以分為單層，雙層和多層的，單層現(xiàn)在
2017-03-27 13:32:46
有的，他們有著很理性的知識，同時又帶著一些自我創(chuàng)作的情感去布線，布出來的線就頗為美觀有藝術(shù)感。下面是一些好的布線技巧和要領(lǐng)：首先，先對做個基礎(chǔ)介紹，PCB的層數(shù)可以分為單層，雙層和多層的，單層現(xiàn)在
2016-11-04 10:42:42
硬件中的一些術(shù)語什么是BOM2.什么是 LDO3.什么是ESR4.什么是TTL5.什么是MOS、NMOS、PMOS、CMOS6.什么是OC、OD7.什么是線或邏輯與線與邏輯8.什么是推挽結(jié)構(gòu)9.
2011-08-03 11:30:27
delay)。8、如何處理實際布線中的一些理論沖突的問題基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑
2019-04-11 08:00:00
我一直在試圖把一些項目分割成多個可重用的文件，這并不是一件容易的事情。我終于解決了問題，除了最后一個錯誤：編譯器/匯編程序不知道如何處理“Extn”指令，就像試圖從其他文件導(dǎo)入子程序和變量標(biāo)簽一
2019-09-23 12:58:36
)及時間延遲(timingdelay)。 8、如何處理實際布線中的一些理論沖突的問題 1. 基本上, 將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源
2018-11-27 10:00:59
有沒有高手可以解決下這種問題，規(guī)則設(shè)置器件，但是不知道怎么設(shè)置布線不布線不沖突，一布線就沖突了
2019-09-30 05:36:21
本帖最后由 一只耳朵怪 于 2018-6-14 08:55 編輯
希望大神們、專家們、前輩們（反正大家各種牛人吧~~），能不能推薦一些關(guān)于MCU理論的書，像是什么微機原理接口技術(shù)這種，最好滿足
2018-06-13 02:36:16
距會影響到差分阻抗的值， 此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近， 差分阻抗就會不一致， 就會影響信號完整性及時間延遲。8.如何處理實際布線中的一些理論沖突
2018-08-14 15:41:11
(signal integrity)及時間延遲(timing delay)?！ ?、如何處理實際布線中的一些理論沖突的問題? 基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方
2018-09-20 10:36:56
delay)。7、如何處理實際布線中的一些理論沖突的問題（1）基本上, 將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨分割,（2）晶振要有穩(wěn)定的振蕩信號, 一定要將晶振和芯片盡可能靠近，間距
2019-11-16 07:00:00
, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)?！ ?、如何處理實際布線中的一些理論沖突的問題 基本上, 將模/數(shù)地分割隔離
2018-09-19 16:13:19
integrity)及時間延遲(timing delay)。8、如何處理實際布線中的一些理論沖突的問題晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain 與 phase
2017-09-13 22:09:15
)。 8、如何處理實際布線中的一些理論沖突的問題？ 基本上，將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat)，還有不要讓電源和信號的回流電流路徑(returning
2018-09-21 16:26:48
是因為這間距會影響到差分阻抗的值， 此值是設(shè)計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近， 差分阻抗就會不一致， 就會影響信號完整性及時間延遲。8.如何處理實際布線中的一些
2019-09-28 08:00:00
for Windows V1.5軟件為例來介紹一下高頻電路布線時Protel軟件能提供的一些特殊對策。 (1)高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段
2018-08-23 13:50:27
間延遲(timing delay)。8、如何處理實際布線中的一些理論沖突的問題基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流
2017-01-20 10:29:29
針對D-S證據(jù)理論的沖突證據(jù)融合問題進行了研究，通過對證據(jù)進行沖突檢驗及修正彌補了D-S證據(jù)理論在處理沖突證據(jù)時的不足。采用了加性策略對事件進行排序的方法，找出證據(jù)
2008-12-14 10:59:00
11 1、如何處理實際布線中的一些理論沖突的問題 問：在實際布線中
2006-04-16 21:59:29
391 本內(nèi)容匯總了近30個PCB布線知識面試題是PCB工程師必備的知識點總結(jié)，也是面試者需要的知識。如何處理實際布線中的一些理論沖突的問題，在高速設(shè)計中，如何解決信號的完整性問題
2011-11-24 10:00:510 參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。8、如何處理實際布線
2018-09-20 18:18:30455 問：在實際布線中，很多理論是相互沖突的;例如： 1。處理多個模/數(shù)地的接法：理論上是應(yīng)該相互隔離的，但在實際的小型化、高密度布線中，由于空間的局限或者絕對的隔離會導(dǎo)致小信號模擬地走線過長，很難
2019-05-28 14:56:54389 隨著智能家居的興起，布線問題的嚴(yán)重性也日漸突出，那么在這個問題上，我們到底該如何處理呢？
2019-07-29 17:36:001 1、如何處理實際布線中的一些理論沖突的問題
問：在實際布線中，很多理論是相互沖突的;例如： 1。處理多個模/數(shù)地的接法：理論上是應(yīng)該相互隔離的，但在實際的小型化、高密度布線中，由于空間的局限或者
2019-09-23 08:00:000 調(diào)試TrustZone時，如何處理HardFault？
2023-09-27 16:33:02343 
什么是串?dāng)_？該如何處理它？
2023-12-05 16:39:27310 
在布局、布線中如何處理才能保證50M以上信號的穩(wěn)定性？ 布局和布線是確保電子設(shè)備的信號穩(wěn)定性的關(guān)鍵步驟。在保證50M以上信號穩(wěn)定性的前提下，以下是一些布局和布線的最佳實踐，能夠幫助你處理電子設(shè)備
2023-11-24 14:51:05189 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論