chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)方法與技巧,PCB Design Methods and Techniques

454398 ? 2018-09-20 18:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB設(shè)計(jì)方法與技巧,PCB Design Methods and Techniques

關(guān)鍵字:PCB設(shè)計(jì)方法,設(shè)計(jì)注意事項(xiàng),蛇形走線,差分走線

1、如何選擇pcb板材?
選擇pcb板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的pcb板子(大于ghz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如,現(xiàn)在常用的fr-4材質(zhì),在幾個(gè)ghz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。
2、如何避免高頻干擾?
避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_(crosstalk)??捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。
3、在高速設(shè)計(jì)中,如何解決信號(hào)的完整性問題?
信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是*端接(termination)與調(diào)整走線的拓樸。
4、差分布線方式是如何實(shí)現(xiàn)的?
差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。
5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線?
要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。
6、接收端差分線對(duì)之間可否加一匹配電阻?
接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。
7、為何差分對(duì)的布線要*近且平行?
對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)?近且平行。所謂適當(dāng)?shù)?近是因?yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐3植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。
8、如何處理實(shí)際布線中的一些理論沖突的問題
1. 基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過(guò)有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。
2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無(wú)法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能*近。
3. 確實(shí)高速布線與emi的要求有很多沖突。 但基本原則是因emi所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和pcb疊層的技巧來(lái)解決或減少emi的問題, 如高速信號(hào)走內(nèi)層。 最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?
現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目。 各家eda公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 這會(huì)影響到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 例如, 走線的推擠能力, 過(guò)孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。

下一頁(yè)
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB設(shè)計(jì)中元件錯(cuò)位的具體原因和解決方法

    隨著電子設(shè)備持續(xù)小型化,PCB設(shè)計(jì)師面臨著前所未有的精度要求。然而,ECAD與MCAD流程之間的脫節(jié)仍然導(dǎo)致代價(jià)高昂的錯(cuò)位問題。
    的頭像 發(fā)表于 01-12 10:26 ?1241次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中元件錯(cuò)位的具體原因和解決<b class='flag-5'>方法</b>

    PCB設(shè)計(jì)與打樣的6大核心區(qū)別,看完少走3個(gè)月彎路!

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計(jì)PCB打樣有什么區(qū)別?PCB設(shè)計(jì)和打樣之間的區(qū)別。PCB設(shè)計(jì)(Printed Circuit Board
    的頭像 發(fā)表于 11-26 09:17 ?452次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>與打樣的6大核心區(qū)別,看完少走3個(gè)月彎路!

    PCB設(shè)計(jì)師必看!這些‘反常識(shí)’操作正在毀掉你的電路板

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計(jì)組裝失敗的原因有那些?PCB設(shè)計(jì)組裝失敗的原因及解決方法PCB設(shè)計(jì)組裝失敗的原因涉及設(shè)計(jì)、材料、制造、組裝及環(huán)境等多個(gè)環(huán)節(jié),需針對(duì)性解決
    的頭像 發(fā)表于 10-13 09:57 ?421次閱讀

    深度解讀PCB設(shè)計(jì)布局準(zhǔn)則

    無(wú)論您是在進(jìn)行高速設(shè)計(jì),還是正在設(shè)計(jì)一塊高速PCB,良好的電路板設(shè)計(jì)實(shí)踐都有助于確保您的設(shè)計(jì)能夠按預(yù)期工作并實(shí)現(xiàn)批量生產(chǎn)。在本指南中,我們匯總了適用于大多數(shù)現(xiàn)代電路板的一些基本PCB設(shè)計(jì)布局準(zhǔn)則
    的頭像 發(fā)表于 09-01 14:24 ?7316次閱讀
    深度解讀<b class='flag-5'>PCB設(shè)計(jì)</b>布局準(zhǔn)則

    上海圖元軟件國(guó)產(chǎn)高端PCB設(shè)計(jì)解決方案

    在當(dāng)今快速發(fā)展的電子行業(yè)中,高效、精確的PCB(印刷電路板)設(shè)計(jì)工具是確保產(chǎn)品競(jìng)爭(zhēng)力的關(guān)鍵。為滿足市場(chǎng)對(duì)高性能、多功能PCB設(shè)計(jì)工具的需求,上海圖元軟件推薦一款專為專業(yè)人士打造的國(guó)產(chǎn)高端PCB設(shè)計(jì)解決方案。
    的頭像 發(fā)表于 08-08 11:12 ?4093次閱讀
    上海圖元軟件國(guó)產(chǎn)高端<b class='flag-5'>PCB設(shè)計(jì)</b>解決方案

    PCB設(shè)計(jì)與工藝規(guī)范

    作為一名PCB Layout工程師,印制電路板(PCB)設(shè)計(jì)是吃飯的本事。不僅要兢兢業(yè)業(yè)“拉線”,而且要有“全局意識(shí)”,清楚整個(gè)流程是怎么樣的。通常來(lái)說(shuō),電路板的設(shè)計(jì)主要包含前期準(zhǔn)備、PCB設(shè)計(jì)
    的頭像 發(fā)表于 08-04 17:22 ?1084次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>與工藝規(guī)范

    PCB設(shè)計(jì),輕松歸檔,效率倍增!

    PCB設(shè)計(jì)一鍵歸檔簡(jiǎn)化流程,提升效率,一鍵歸檔,盡在掌握!在電子產(chǎn)品設(shè)計(jì)領(lǐng)域,PCB設(shè)計(jì)工作完成后,需要輸出不同種類的文件給到PCB生產(chǎn)商,產(chǎn)線制造部門,測(cè)試部門,同時(shí)還需將設(shè)計(jì)文件進(jìn)行歸檔管理
    的頭像 發(fā)表于 05-26 16:17 ?577次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>,輕松歸檔,效率倍增!

    原理圖和PCB設(shè)計(jì)中的常見錯(cuò)誤

    在電子設(shè)計(jì)領(lǐng)域,原理圖和PCB設(shè)計(jì)是產(chǎn)品開發(fā)的基石,但設(shè)計(jì)過(guò)程中難免遇到各種問題,若不及時(shí)排查可能影響電路板的性能及可靠性,本文將列出原理圖和PCB設(shè)計(jì)中的常見錯(cuò)誤,整理成一份實(shí)用的速查清單,以供參考。
    的頭像 發(fā)表于 05-15 14:34 ?1083次閱讀

    PCB設(shè)計(jì)中容易遇到的問題

    印制電路板(PCB)設(shè)計(jì)是電子產(chǎn)品開發(fā)中的關(guān)鍵環(huán)節(jié),其質(zhì)量直接影響產(chǎn)品的性能和可靠性。下面將分享幾個(gè)PCB設(shè)計(jì)中容易遇到的問題,提供其解決方案,希望對(duì)小伙伴們有所幫助。
    的頭像 發(fā)表于 04-15 16:20 ?985次閱讀

    SMT貼片前必知!PCB設(shè)計(jì)審查全攻

    一站式PCBA打樣工廠今天為大家講講PCB貼片加工廠家對(duì)PCB設(shè)計(jì)進(jìn)行審查和確認(rèn)需關(guān)注哪些問題?SMT貼片加工前的PCB設(shè)計(jì)審查流程。在SMT貼片加工中,PCB設(shè)計(jì)的審查和確認(rèn)是確保加
    的頭像 發(fā)表于 04-07 10:02 ?913次閱讀

    【功能上線】華秋PCB下單新增“3D仿真預(yù)覽”,讓PCB設(shè)計(jì)缺陷無(wú)處遁形

    華秋PCB下單新增“3D仿真預(yù)覽”,讓PCB設(shè)計(jì)缺陷無(wú)處遁形
    的頭像 發(fā)表于 03-28 14:54 ?2083次閱讀
    【功能上線】華秋<b class='flag-5'>PCB</b>下單新增“3D仿真預(yù)覽”,讓<b class='flag-5'>PCB設(shè)計(jì)</b>缺陷無(wú)處遁形

    揭秘PCB走線寬度計(jì)算:原理、方法與實(shí)戰(zhàn)技巧

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)中的走線寬度如何計(jì)算?PCB設(shè)計(jì)走線寬度計(jì)算的原理和方法。在PCB設(shè)計(jì)過(guò)程中,走線寬度的計(jì)算和合理的布局是確保電路功能性、可靠性和可制造性
    的頭像 發(fā)表于 03-06 09:25 ?1506次閱讀
    揭秘<b class='flag-5'>PCB</b>走線寬度計(jì)算:原理、<b class='flag-5'>方法</b>與實(shí)戰(zhàn)技巧

    中興通訊的PCB設(shè)計(jì)規(guī)范

    中興通訊的PCB設(shè)計(jì)規(guī)范
    發(fā)表于 02-08 15:31 ?10次下載

    Mars PCB埋入式器件 #pcb設(shè)計(jì) #pcb #pcb設(shè)計(jì)軟 #國(guó)產(chǎn)EDA軟件 #板級(jí)EDA #為昕

    PCB設(shè)計(jì)
    上海為昕科技有限公司
    發(fā)布于 :2025年02月06日 11:22:30

    大功率PCB設(shè)計(jì)思路與技巧

    大功率PCB設(shè)計(jì)是一項(xiàng)挑戰(zhàn)性極強(qiáng)的任務(wù)。它不僅要求工程師具備深厚的電子理論知識(shí),還需要豐富的實(shí)踐經(jīng)驗(yàn)和精湛的設(shè)計(jì)技巧。以下是針對(duì)剛接觸大功率PCB設(shè)計(jì)的工程師的設(shè)計(jì)思路與技巧指南。 一、設(shè)計(jì)總體思維
    的頭像 發(fā)表于 01-27 17:48 ?1765次閱讀
    大功率<b class='flag-5'>PCB設(shè)計(jì)</b>思路與技巧