PCB布線工作對(duì)于很多工程師來講就是連連看，而且還是一項(xiàng)非?？菰锓ξ兜墓ぷ?。這其實(shí)只是一個(gè)初級(jí)的認(rèn)知，一位優(yōu)秀的PCB設(shè)計(jì)工程師還是能做很多工作并能解決很多產(chǎn)品設(shè)計(jì)中的問題的。本文結(jié)合一些大廠的設(shè)計(jì)規(guī)則以及部分的技術(shù)文章，將分享一些PCB設(shè)計(jì)中布線的要點(diǎn)，僅供參考。

1、通用做法

在進(jìn)行PCB 設(shè)計(jì)時(shí)，為了使高頻、高速、模擬電路板的設(shè)計(jì)更合理，抗干擾性能更好，應(yīng)從以下幾方面考慮：

（1）合理選擇層數(shù)；在 PCB 設(shè)計(jì)中對(duì)高頻、高速電路板布線時(shí)，利用中間內(nèi)層平面作為電源和地線層，可以起到屏蔽的作用，能有效降低寄生電感；還可以降低信號(hào)間的交叉干擾。

（2）走線方式；走線按照 45°角拐彎或圓弧拐彎，這樣可以減小高頻、高速信號(hào)的反射和相互之間的耦合。

（3）走線長(zhǎng)度；沒有特殊要求的情況下，走線長(zhǎng)度越短越好（有損耗要求的要根據(jù)實(shí)際情況而定）；相鄰布線時(shí)，線與線之間并行距離越短越好。

（4）過孔設(shè)計(jì)以及數(shù)量；過孔設(shè)計(jì)時(shí)，要注意盡量使過孔的阻抗與傳輸線的阻抗相互一致或者盡量一致；同時(shí)。過孔數(shù)量越少越好，因?yàn)檫^孔很容易引起阻抗不連續(xù)。

（5）相鄰層間布線方向；層間布線方向應(yīng)該取垂直方向，就是上一層為水平方向，相鄰的層為垂直方向，這樣可以減小信號(hào)間的干擾。

（6）包地；很多時(shí)候，工程師都認(rèn)為對(duì)重要的信號(hào)線進(jìn)行包地處理，可以顯著提高該信號(hào)的抗干擾 能力，但是一定要注意避免包地引入新的問題，比如是否導(dǎo)致空間變小，或者阻抗發(fā)生了變化。當(dāng)然，還可以對(duì)干擾源進(jìn)行包地處理，使其不能干擾其它信號(hào)。高速PCB設(shè)計(jì)時(shí)，保護(hù)地線要還是不要，這是個(gè)問題？

（7）信號(hào)線；信號(hào)走線不能環(huán)路，減少環(huán)路引入噪聲。

2、布線優(yōu)先次序

關(guān)鍵信號(hào)線優(yōu)先：摸擬小信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先布線

密度優(yōu)先原則：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線 最密集的區(qū)域開始布線

**注意點(diǎn)：
**
a、盡量為時(shí)鐘信號(hào)、高頻信號(hào)、敏感信號(hào)等關(guān)鍵信號(hào)提供專門的布線層，并保證其最小的回路面積。必要時(shí)應(yīng)采取手工優(yōu)先布線、屏蔽和加大安全間距等方法。保證信號(hào)質(zhì)量。

b、電源層和地層之間的EMC環(huán)境較差，應(yīng)避免布置對(duì)干擾敏感的信號(hào)。

c、有阻抗控制要求的網(wǎng)絡(luò)應(yīng)盡量按線長(zhǎng)線寬要求布線。

3、時(shí)鐘的布線

時(shí)鐘線是對(duì)EMC 影響最大的因素之一。在時(shí)鐘線上應(yīng)少打過孔，盡量避免和其它信號(hào)線平行走線，且應(yīng)遠(yuǎn)離噪聲源或者熱源，避免對(duì)信號(hào)線的干擾。同時(shí)應(yīng)避開板上的電源部分，以防止電源和時(shí)鐘互相干擾。

如果板上有專門的時(shí)鐘發(fā)生芯片，其下方不可走線，應(yīng)在其下方鋪銅，必要時(shí)還可以對(duì)其專門割地。對(duì)于很多芯片都有參考的晶體振蕩器，這些晶振下方也不應(yīng)走線，要鋪銅隔離。

(1)時(shí)鐘驅(qū)動(dòng)器布局在PCB中心而非電路板外圍，布局盡量靠近，走線圓滑、短，非直角、非T形。

(2)避免時(shí)鐘之間、與信號(hào)之間的干擾，避免幾種信號(hào)平行布線，必要時(shí)采用GND屏蔽層包裹隔離，不同時(shí)鐘或信號(hào)之間間距盡量遠(yuǎn)。

(3) 時(shí)鐘信號(hào)盡量不采用跨界分割平面。

(4) 如果是差分時(shí)鐘線，一定要注意等長(zhǎng)。

(5)時(shí)鐘晶振: 時(shí)鐘線先經(jīng)過負(fù)載電容，再到達(dá)晶振，周圍打孔，GND屏蔽.

(6) 同源時(shí)鐘: 時(shí)鐘線的并聯(lián)匹配電阻靠近負(fù)載芯片，串聯(lián)電阻靠近時(shí)鐘芯片或者CPU。

4、直角走線

直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一，那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？從原理上說，直角走線會(huì)使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。

其實(shí)不光是直角走線，頓角，銳角走線都可能會(huì)造成阻抗變化的情況。

直角走線的對(duì)信號(hào)的影響主要體現(xiàn)在三個(gè)方面：

?

?

?

?

一是拐角可以等效為傳輸線上的容性負(fù)載，減緩上升時(shí)間； 二是阻抗不連續(xù)會(huì)造成信號(hào)的反射； 三是直角尖端產(chǎn)生的EMI。

5**、差分走線**

差分信號(hào)在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛，電路中絕大多數(shù)的信號(hào)都采用了差分線結(jié)構(gòu)。

使用差分線是為了抗干擾，從兩個(gè)角度可以說明它的優(yōu)點(diǎn)。

第一， 在相同電平幅度的信號(hào)中，差分線的峰峰值是單端線的兩倍。

第二， 在相同的電路環(huán)境中，由于單端走線參考的是地平面，對(duì)于外界的干擾，受到的影響和地平面上受到的同一干擾表現(xiàn)差異很大，導(dǎo)致它在走線上的干擾和回流路徑中的干擾無法相互抵消（單端走線電壓基準(zhǔn)為地平面）；而差分線由于是平行等長(zhǎng)走線，在相同的電路環(huán)境中，兩條走線的耦合度很高，在受到同一干擾源時(shí)，兩天線上的干擾程度接近，而差分線電壓基準(zhǔn)點(diǎn)為對(duì)應(yīng)的另外一條走線，而不是地平面，對(duì)于共模干擾有較好的抑制能力。

差分線想要更高的抗干擾能力，來獲得低的誤碼率，提升傳輸速率，但他需要比單端線對(duì)一條額外的線作為信號(hào)的回流線。所以，只有在追求更高的傳輸速率或者更強(qiáng)的抗干擾能力的設(shè)計(jì)中才會(huì)不惜增加傳輸線的數(shù)量來保證傳輸?shù)乃俾屎透鼜?qiáng)的抗干擾能力。

對(duì)于PCB工程師來說，在設(shè)計(jì)差分傳輸線的時(shí)候就要做好差分對(duì)內(nèi)的等長(zhǎng)以及阻抗的一致性（等間距）。

等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。至于平常大家所說的緊耦合還是松耦合，要視情況而定。差分對(duì)緊耦合真的比松耦合好嗎？

6、蛇形線

蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)傳輸線延時(shí)，尤其是為了滿足傳輸線的對(duì)內(nèi)或者對(duì)間等長(zhǎng)，或者是為了滿足系統(tǒng)時(shí)序的要求而針對(duì)性的設(shè)計(jì)。

7、電源、地線的處理

既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電源、地線的布線要認(rèn)真對(duì)待，把電源、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。

地線和電源線的PCB布線規(guī)則如下：

1、在電源、地線之間加上去耦電容。

2、盡量加寬電源線、地線寬度，最好使地線比電源線寬。

3、在高速數(shù)字電路的PCB中使用寬的地線組成一個(gè)回路，最好有一個(gè)完整的地平面來參考。模擬電路的地不能這樣使用。

4、用大面積銅層作地線，在印制板上把沒被用上的地方都與地相連接作為地線用，或是做成多層板，電源和地線各占用一層。

5、對(duì)于導(dǎo)通孔密集的區(qū)域，要注意避免孔在電源和地層的挖空區(qū)域相互連接，形成對(duì)平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號(hào)線在地層的回路面積增大。

地線回路規(guī)則：

地線環(huán)路盡量小，即信號(hào)線與其回路構(gòu)成的環(huán)面積要盡可能小，環(huán)面積越小，對(duì)外的輻射越少，接收外界的干擾的噪聲也越小。

**去耦電容規(guī)則： **

A. 在PCB上增加必要的去耦電容，濾除電源上的干擾信號(hào)，使電源信號(hào)穩(wěn)定。去耦電容的布局及電源的布線方式將直接影響到整個(gè)系統(tǒng)的穩(wěn)定性，有時(shí)甚至關(guān)系到設(shè)計(jì)的成敗。

B. 在PCB設(shè)計(jì)中，一般應(yīng)該使電流先經(jīng)過濾波電容濾波，再供器件使用。

C. 在高速電路設(shè)計(jì)中，能否正確地使用去耦電容，關(guān)系到整個(gè)板的穩(wěn)定性。

8、數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。

數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來說，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來說，整個(gè)PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開的，它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。

9、信號(hào)線布在電源或者地平面上

在多層PCB布線時(shí)，由于在信號(hào)線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電源和地平面層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻仄矫娴耐暾浴?/p>

10、?設(shè)計(jì)規(guī)則檢查（DRC）

布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面：

（1）線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。

（2）電源線和地線的寬度是否合適？電源與地平面之間是否緊耦合？

（3）對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度、加保護(hù)線、發(fā)送（TX）線及接收（RX）線的距離（有的要求分層布線）等等。

（4）模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線或者其如何連接。

（5）在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。

（6）多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。

11、檢查3W、3H原則

3W原則就是指信號(hào)線與信號(hào)線之間的中心間距為線寬的3倍。

3H原則就是指信號(hào)線與信號(hào)線之間的中心間距為信號(hào)線到參考層距離的3倍。

無論是3W還是3H原則，都是為了減少信號(hào)線之間的串?dāng)_。尤其是高速信號(hào)線或者高頻信號(hào)線之間。只要能滿足3H或者3W的原則，那么串?dāng)_就會(huì)非常小。但是，對(duì)于小型化產(chǎn)品設(shè)計(jì)而言，已經(jīng)很難滿足3W或者3H原則。另外，串?dāng)_的主要來源已經(jīng)不再只是傳輸線之間的影響。

對(duì)于PCB設(shè)計(jì)，還是仁者見仁智者見智，每一位工程師都有自己的理解。

審核編輯：湯梓紅