在存儲器中，對于Bit line較少的數(shù)據(jù)傳輸，通過傳統(tǒng)無源總線終端電阻器（戴維南端接）將DDR傳輸線阻抗與電源阻抗匹配，從而降低成本（ 如圖1）。

▲圖1、源總線終端線路圖

當(dāng)Q1導(dǎo)通時，Q2關(guān)斷，電流通過電阻RS和RT從VDDQ流到VTT，此時VTT終端Sink電流，接收器輸入電壓 (Vin)高于Vref， Receiver實現(xiàn)數(shù)字信號“1”輸入；當(dāng)Q2導(dǎo)通時，Q1關(guān)斷，電流從VTT通過RT和RS經(jīng)Q2到地，VTT終端Source電流，此時Vin低Vref， Receiver實現(xiàn)數(shù)字信號“0”輸入。

為了獲取更快的數(shù)據(jù)傳輸率和保證數(shù)據(jù)傳輸?shù)姆€(wěn)定，越來越多的工業(yè)、汽車、通信和便攜式電子系統(tǒng)使用DDR存儲器進(jìn)行數(shù)據(jù)傳輸。在DDR存儲器中，多個Bit line共享一個VTT電壓。在DDR數(shù)據(jù)讀寫中，為了保證接收端數(shù)據(jù)讀寫準(zhǔn)確，Vin必須大于或小于Vref電壓125mV才能保證比較器的正確翻轉(zhuǎn)。

以DDR4為例，假設(shè)共有50 Bit lines。此時傳統(tǒng)的無源終端電阻器就要考慮功耗的問題，特別是在 High-bit line與 Low-bit line不對稱時，此時不得不降低RP電阻。一般Q1和Q2的導(dǎo)通阻抗幾十歐姆（以20Ω為例），在 DDR4中，當(dāng)高bit位多于低bit位時，VTT吸收電流，為了保證數(shù)據(jù)讀寫的準(zhǔn)確，推算公式：

計算得出 VTT電壓不能小于0.428V。

以此DDR4為例，當(dāng)全為低bit位時，為了保證VTT電壓，此時RP電阻不能超過1Ω，將帶來的0.92W的功耗，計算公式：

而因RP電阻就額外帶來了0.78W的功耗，這將是無法接受的。

與無源端接相比，有源端接(圖2)的優(yōu)勢是可以提供具有大電流輸出能力的穩(wěn)定VTT電壓，這樣可以從源頭上避免無源終端因阻抗匹配問題造成讀寫數(shù)據(jù)錯誤，同時，由于Rp分壓電阻的去除，可以大大提升系統(tǒng)效率。

▲圖2

如下圖1、圖2所示，VTT是一個同時具有Sink和Source能力的有源終端，它的工作模式和無源端接一樣，但是在Sink或者Source電流時，有源端接通過內(nèi)部環(huán)路自動調(diào)整VTT電壓，保證VTT電壓始終等于 1/2*VDDQ。

思瑞浦推出的TPL51200是一款適用于DDR內(nèi)存總線終端電源的高性能線性穩(wěn)壓器。

和一些DCDC解決方案比較，TPL51200減少了器件數(shù)量，節(jié)省了板子的空間和系統(tǒng)成本。只需較少的MLCC電容，在全溫度范圍內(nèi)（-40℃ to +85℃）擁有很好的負(fù)載調(diào)整率，如(圖3)所示。

▲圖3

同時TPL51200也具備很好的瞬態(tài)調(diào)整能力，如(圖4)所示。

▲圖4

TPL51200內(nèi)置軟啟（如圖5）、短路保護(hù)（如圖6）、過流保護(hù)、過溫保護(hù)等功能，還可以監(jiān)視輸出電壓的PGOOD腳，幫助確認(rèn) VTT的建立，保證數(shù)據(jù)讀寫的準(zhǔn)確性。

▲圖5

▲圖6

DDR終端電源芯片TPL51200能滿足DDR、DDR2、DDR3、DDR3L、DDR4、LPDDR4等VTT總線終端電源的需求。