為保證信號傳輸質量、降低EMI干擾、通過相關的阻抗測試認證，需要對PCB關鍵信號進行阻抗匹配設計。本設計指南是綜合常用計算參數(shù)、電視機產(chǎn)品信號特點、PCB Layout實際需求、SI9000軟件計算
2020-11-02 14:05:20
14668 相信大家在接觸高速PCB設計的時候都會了解到阻抗的一個概念，那么我們在高速PCB設計是為什么需要控阻抗呢，哪些信號需要控阻抗以及不控阻抗對我們的電路有什么影響呢？
2022-10-18 09:09:225090 的電路里，對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示。阻抗由電阻、感抗和容抗三者組成，但不是三者簡單相加。阻抗的單位是歐姆。 PCB中的阻抗是指電路板上導線、電源、負載和其他元件之間的電阻抗。PCB阻抗控制是設計PCB電路板的重要
2024-01-03 08:40:182089 
他、測試設備、儀器相連?！ ?. 相對可靠的模擬環(huán)境：50Ω阻抗被視為一種適合從模擬環(huán)境為主到混合模擬/數(shù)字環(huán)境為主的 PCB 領域?！ ?. 工藝和測試更容易：通常 PCB 制造中會使用一些特殊的技術
2023-04-14 16:41:14
帶來的微小阻抗不連續(xù)也能夠通過高帶寬差分TDR探頭清晰地反映出來。真差分的TDR設備配合高帶寬差分探頭進行PCB差分特征阻抗測試時，無需在PCB板內苦苦的尋找接地點，只要探針調整到合適的間距，即可輕松
2019-05-29 07:49:26
Stripline)、與參考的電源層或地層的距離、走線寬度、PCB材質等均會影響走線的特性阻抗值。也就是說，要在布線后才能確定阻抗值，同時不同PCB生產(chǎn)廠家生產(chǎn)出來的特性阻抗也有微小的差別。一般仿真軟件會因
2018-09-18 15:50:04
PCB板阻抗設計：阻抗線有無參考層阻抗如何變化？生產(chǎn)PCB時少轉彎的阻抗線的阻抗更容易控制穩(wěn)定性？
2023-04-10 17:03:31
本文具體分析了PCB板的特性阻抗和特性阻抗的控制辦法。
2021-04-25 07:27:35
的人，已經(jīng)不能單純地以理論說服他了，先直接簡單粗暴地把測試結果丟出來。矢網(wǎng)(VNA)看家本領是測S參數(shù)，那我們就先來看看對于同一個DUT，做完校準測出來S參數(shù)結果是什么樣的？而如果不做校準，測出來的S
2020-05-29 15:39:17
阻抗測試是什么阻抗測量方法有哪些阻抗測試的誤差及校準如何解決
2021-03-11 07:50:03
ADC測出來的電壓與萬用表的不同，查資料得知，應該是阻抗匹配沒做好。
ADC的型號為ADS7841，因為電路的需要所以電壓信號經(jīng)過差分運放放大輸入ADC，運放用的是OP07
問題1：ADS7841的阻抗是多少？
問題2：要如何匹配阻抗（如果計算）？
謝謝。
2025-01-10 06:01:13
今天終于把編了很久的代碼拿到板子上測試了。但是波形非常難看。時序仿真的波形是這樣的：用示波器測出來的是這樣的：我的問題是，為什么方波看起來不那么方，而且還有刺。我的幾個猜測：1 實驗室的示波器比較渣
2016-09-14 17:36:45
歐姆的阻抗設計呢？另外還有PCB的視頻的模擬輸入信號的阻抗也不是很清楚。大家有什么建議的可以盡管提出來。@qgg1006
2014-11-23 17:24:33
datasheet中的曲線是怎么測出來的？我注意到，20 us 脈沖的上升時間為 8 us，而 1000 us 脈沖的上升時間為 10 us。10 毫秒的脈沖甚至沒有指定的上升時間。每個點是否只是
2022-12-14 07:30:12
手冊上說，vref為2.4v的時候，測試信號為1mv，算出來應該是X\"DA7\",但是實際測出來是方波，可是幅值為x\"5000\"?
這是為什么啊
2025-02-12 07:04:01
cadence pcb設計各層阻抗都是怎么定的呢？為什么每層顯示的阻抗都不一樣？
2016-01-25 22:55:40
我在用AD5933測量未知阻抗時，測出來的阻抗總是校準阻抗的值呢？請教一下各位。問題解決，一定重謝!!
2018-10-30 09:34:14
作者：一博科技高速先生自媒體成員 黃剛加工出來的PCB板子，兩位高速先生隊員進行板上的過孔阻抗測試，結果兩人測試出來的阻抗差異很大，你能相信嗎？ 這是一塊帶SMA同軸連接器的測試板，用于高速先生
2021-10-15 17:30:21
各位pcb設計師你們好請問PCB布線有關的如何計算阻抗 收到者求回復感謝！
2019-09-25 03:18:38
特性阻抗，體現(xiàn)在PCB板上，主要是通過疊層、線寬、線距。在PCB版圖布局完成以后，我們要對PCB板進行層疊設計，將PCB板按照一定的厚度疊好以后，根據(jù)層疊結構，通過SI9000這個軟件來進行阻抗
2020-09-07 17:52:55
如圖所示，射頻部分完全抄參考設計CC2541EM_2layer，發(fā)給PCB生產(chǎn)廠家做50歐阻抗控制，PCB廠家計算出來的參數(shù)和50歐相差很大。下圖是PCB廠家計算的阻抗：廠家說走線改成24mil才能
2019-10-17 07:20:08
25A 、電壓小于 12V 且阻抗不得大于 0.1 Ω，以此測試，可檢測出接地點螺絲未鎖緊、接地線徑太小、接地線斷路等問題。
2020-03-30 09:01:07
得出ρ=0.13，再按ρ=(Zl-Z0)/(Zl+Z0)=(Zin-50)/(Zin+50)計算出Zin=65Ω。但同時用矢網(wǎng)E5061測試|Z|值得出來約是31Ω，用Smith圓圖測出來是30.6+j*0.1，為什么計算出來的結果與測出來的結果不一樣？計算公式有問題嗎？應該以哪個為準呢？輸入阻抗到底是多少呢？
2018-08-30 09:58:05
這種現(xiàn)象越明顯最后我們發(fā)現(xiàn)：只有當該測試儀為低頻時且待測阻抗與標準阻抗差不多時測出的數(shù)據(jù)才比較準確，我們覺得整個系統(tǒng)有兩個問題，1.上述的峰值檢測的問題；2.VF1的值可能有問題，VF1的值是這么來的
2019-06-03 06:02:16
問題：有些產(chǎn)品生產(chǎn)出來后有些會測試主要的電源端對外殼的阻抗，為什么用萬用表測試有幾M歐姆的值而用儀器測試卻只有幾百K呢（儀器是AGL34401）。如測試有固定阻值的東西，比如電阻，萬用表和儀器測試值又是一樣的。請教各位，表表高論！！
2012-11-08 23:06:23
點，下面墊不同的物品測試結果居然差異這么大（最高與最低平均差不多20歐姆），看來從Top面測出來的結果值得懷疑。從上面的結果可以看出來，最下面藍色的曲線阻抗相對低很多，平均只有85~90ohm，這一
2022-10-25 16:41:56
ADF4360-1我按照正常的步驟做了，畫的PCB，然后測出來的結果是輸出-30dBm，中心頻率在2.34GHz，請問這是為什么啊，是射頻線阻抗沒設置好嗎？（我板厚度1.6mm，用的FR4板子，程序控制的中心頻率是2.4Ghz，-6dBm輸出）
2018-07-24 09:13:33
奕葉國際最新的PCB測試站 奕葉國際推出最新的PCB測試站在IMS2023展會上展出。該產(chǎn)品為客戶測試大尺寸PCB成為可能，測試樣本頻率擴展到
2023-08-23 17:17:56
在正常的PCB設計條件下，主要以下幾個因素由PCB制造對阻抗產(chǎn)生影響： 1、介
2006-04-16 21:44:512560 PCB跡線的阻抗控制簡介
PCB上的阻抗控制電信和計算機設備操作的速度和切換速率正在不斷增長。盡管在低頻情況下，這是一個可以
2009-09-28 14:42:441657 特性阻抗測試儀Qmax CIMS1000 是一種新型的用于PCB和線纜測試的特性阻抗測試儀器。該儀器利用電路中L/C回路來測定，并根據(jù)基本公式Zo=Sqrt(L/C)來計算實際阻抗值。
&nb
2010-07-19 11:54:561231 阻抗控制最終需要通過PCB設計實現(xiàn)，對PCB板工藝也提出更高要求，經(jīng)過與PCB廠的溝通，并結合EDA軟件的使用，我對這個問題有了一些粗淺的認識，愿和大家分享。
2011-05-06 11:28:464711 
隨著PCB 信號切換速度不斷增長，當今的PCB 設計廠商需要理解和控制PCB 跡線的阻抗。相應于現(xiàn)代數(shù)字電路較短的信號傳輸時間和較高的時鐘速率，PCB 跡線不再是簡單的連接，而是傳輸線。
2016-03-24 14:48:57
0 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
評論