2022年，集成電路半導(dǎo)體行業(yè)最熱的頭條是“EDA被全面封鎖”。如何突破EDA封鎖，成為行業(yè)發(fā)展的關(guān)鍵詞，也是群體焦慮。在全球市場(chǎng)，有人比喻EDA是“芯片之母”，如果沒有了芯片，工業(yè)發(fā)展和社會(huì)進(jìn)步將處處受制，EDA的重要性也上升到了戰(zhàn)略性高度。盡管國際封鎖形勢(shì)嚴(yán)峻，但睿智的中國科技人擅于把危機(jī)化為機(jī)會(huì)，從《加快自動(dòng)研發(fā)應(yīng)用，讓工業(yè)軟件不再卡脖子》，到《破解科技卡脖子要打好三張牌》，即一要打好“基礎(chǔ)牌”，提升基礎(chǔ)創(chuàng)新能力；二要打好“應(yīng)用牌”，加強(qiáng)對(duì)高精尖國貨的應(yīng)用；三是要打好“人才牌”，讓人才留得住、用得上、有發(fā)展……，各種政策、舉措和實(shí)際行動(dòng)，處處彰顯了我們中國科技的發(fā)展韌性。

我們EDA探索頻道，今天迎來了第8期的精彩內(nèi)容——源漏穿通，下面就跟著小編一起來開啟今天的探索之旅吧~

在談到Universal Curve時(shí)，我們提到對(duì)于MOS器件性能的追求，簡而言之就是更大的Ion和更小的Ioff，換句話講就是“開源節(jié)流”。為了實(shí)現(xiàn)更小的Ioff，就要盡可能地堵住漏電通路，我們之前已經(jīng)談過了DIBL和GIDL，今天要講的Source Drain Punch Through是另一個(gè)重要的漏電通道。

魯迅先生告訴我們，在PN結(jié)交界的地方會(huì)存在空間電荷區(qū)，或者叫耗盡區(qū)。耗盡區(qū)寬度會(huì)隨著PN結(jié)反偏電壓的增大而擴(kuò)展。一般而言，耗盡區(qū)的寬度從幾十納米到微米不等，取決于摻雜濃度等因素。對(duì)于長溝道器件，溝道長度在幾微米甚至更大，那么源漏區(qū)的耗盡區(qū)各自安好，但是隨著溝道長度變短，兩邊的耗盡區(qū)會(huì)越來越近，甚至?xí)吭谝黄?。這個(gè)時(shí)候便是所謂的源漏的耗盡區(qū)穿通，英文名曰Punch Through，由于這種穿通發(fā)生在溝道區(qū)之外的Bulk區(qū)，所以也可以叫Bulk Punch Through。

Punch through示意圖。引自Dragica Vasileska et al. “Tutorial for PADRE-Based Simulation Modules (PN Junction Lab, MOSCap Lab, BJT Lab, MOSFET Lab, MESFET Lab)”

以NMOS為例在源漏穿通發(fā)生之后，對(duì)于載流子而言存在一個(gè)N-D-N的通道。源極的部分電子進(jìn)入耗盡區(qū)后，有一定可能被電場(chǎng)直接掃進(jìn)漏極，進(jìn)而被漏極收集，從而實(shí)現(xiàn)電流從源極到漏極的導(dǎo)通。這個(gè)電流被稱為耗盡區(qū)限制的電流，其值大約呈以下關(guān)系：

其中A是punch through區(qū)域的面積，L是溝道長度。

下圖是不同溝道長度器件（1.5微米、3微米、7微米）在不同Vd下的亞閾值電流行為。此處便是DIBL與Punch through的聯(lián)合演出。在7微米器件下，幾乎看不到短溝道效應(yīng)，即在不同Vd下的曲線幾乎重合。而到3微米器件中，已經(jīng)有明顯的短溝道效應(yīng)，在大的Vd下，Swing已經(jīng)開始惡化。而1.5微米的器件，此時(shí)已經(jīng)發(fā)生了嚴(yán)重的短溝道效應(yīng)，轉(zhuǎn)移特性曲線在亞閾值區(qū)已經(jīng)幾乎變成一條直線，這意味著已經(jīng)無法關(guān)斷，完全喪失了功能。

0.23微米器件的亞閾值特性。引自S.M.Sze“Semiconductor Devices Physics and Technology”

編輯：黃飛

?