西門子數(shù)字化工業(yè)軟件日前宣布與臺(tái)積電深化合作，開展一系列新的認(rèn)證與協(xié)作，多款西門子EDA工具與解決方案通過臺(tái)積電新工藝技術(shù)認(rèn)證。

臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)管理事業(yè)部主管Dan Kochpatcharin表示：“臺(tái)積電與包括西門子在內(nèi)的設(shè)計(jì)生態(tài)系統(tǒng)合作伙伴攜手合作，為客戶提供經(jīng)過驗(yàn)證的設(shè)計(jì)解決方案，充分發(fā)揮臺(tái)積電先進(jìn)工藝的強(qiáng)大性能和能效優(yōu)勢(shì)，幫助客戶持續(xù)實(shí)現(xiàn)技術(shù)創(chuàng)新?！?/p>

西門子Calibre通過臺(tái)積電N2工藝認(rèn)證

用于集成電路（IC）驗(yàn)證sign-off的Calibre?nmPlatform工具現(xiàn)已獲得臺(tái)積電的N2工藝認(rèn)證，可為早期采用臺(tái)積電N2工藝技術(shù)的廠商提供全面支持。

獲得認(rèn)證的Calibre工具包括Calibre?nmDRC軟件、Calibre?YieldEnhancer軟件、Calibre?PERC軟件和Calibre?nmLVS軟件。

臺(tái)積電還對(duì)用于晶體管級(jí)電遷移?(EM)?和壓降?(IR) sign-off的西門子mPower模擬軟件進(jìn)行N4P工藝認(rèn)證，雙方共同客戶現(xiàn)在能夠使用mPower獨(dú)特的EM/IR sign-off解決方案進(jìn)行下一代的模擬或射頻?(RF)?設(shè)計(jì)。

此外，臺(tái)積電的N4P、N3E和N2定制設(shè)計(jì)參考流程?(CDRF)?目前可與西門子的Solido?Design Environment軟件配合使用，用于高sigma下的先進(jìn)偏差感知驗(yàn)證。用于納米級(jí)模擬、RF、混合信號(hào)、存儲(chǔ)器和定制化數(shù)字電路的電路驗(yàn)證的西門子Analog FastSPICE平臺(tái)，也已成功獲得臺(tái)積電N5A、N3E、N3P和N2工藝認(rèn)證。作為臺(tái)積電N4P、N3E和N2工藝CDRF的一部分，Analog FastSPICE能夠支持臺(tái)積電的可靠性感知仿真技術(shù)，解決IC老化和實(shí)時(shí)自熱效應(yīng)問題，并提供其他可靠功能。

Aprisa布局布線解決方案獲N3技術(shù)認(rèn)證

西門子的Aprisa布局布線解決方案通過臺(tái)積電的N3E工藝認(rèn)證，進(jìn)一步加強(qiáng)西門子在數(shù)字實(shí)施領(lǐng)域的投資承諾，Aprisa易于使用，能夠幫助客戶快速向N3E節(jié)點(diǎn)遷移。

西門子數(shù)字化工業(yè)軟件IC-EDA執(zhí)行副總裁Joe Sawicki表示：“臺(tái)積電的創(chuàng)新速度令人驚嘆，我們很高興能夠與臺(tái)積電建立長(zhǎng)期合作伙伴關(guān)系，持續(xù)優(yōu)化適用于臺(tái)積電新工藝的EDA解決方案，讓雙方共同客戶從中受益，滿足客戶快速變化的市場(chǎng)和業(yè)務(wù)需求?！?/p>

臺(tái)積電認(rèn)證西門子3D IC解決方案

多個(gè)西門子的3D IC解決方案也在臺(tái)積電3DFabric技術(shù)認(rèn)證方面取得了實(shí)質(zhì)性進(jìn)展。臺(tái)積電已對(duì)西門子的Calibre?3DSTACK軟件進(jìn)行了3Dblox 2.0標(biāo)準(zhǔn)認(rèn)證，包括物理分析和電路驗(yàn)證。此項(xiàng)認(rèn)證包括對(duì)小芯片間DRC和LVS檢查的支持，滿足臺(tái)積電3DFabric技術(shù)要求。

此外，臺(tái)積電還認(rèn)證了一系列Tessent?3D IC解決方案，包括Tessent階層架構(gòu)式DFT、帶有增強(qiáng)型TAP的Tessent Multi-die（測(cè)試訪問端口?-?符合IEEE 1838標(biāo)準(zhǔn)）、使用流掃描網(wǎng)絡(luò)?(SSN)?和IEEE 1687 IJTAG網(wǎng)絡(luò)技術(shù)的原生FPP (Flexible parallel port)?支持。雙方還按照臺(tái)積電 3Dblox 標(biāo)準(zhǔn)投資構(gòu)建3D IC測(cè)試生態(tài)系統(tǒng)，包括已知良好裸片?(KGD)?環(huán)回測(cè)試和利用BMAP和PMAP標(biāo)準(zhǔn)進(jìn)行物理感知的芯片間故障檢測(cè)及診斷。

面對(duì)時(shí)下半導(dǎo)體與 IC 產(chǎn)業(yè)的重重挑戰(zhàn)與機(jī)遇，西門子 EDA 緊跟時(shí)代步伐，不斷創(chuàng)新，為芯片設(shè)計(jì)、驗(yàn)證、制造和測(cè)試提供更加完整的解決方案，從工藝演進(jìn)、設(shè)計(jì)規(guī)模、系統(tǒng)協(xié)同三大方面為行業(yè)發(fā)展提供支持。同時(shí)，在數(shù)字孿生和數(shù)據(jù)管理方面的創(chuàng)新也為優(yōu)化產(chǎn)品設(shè)計(jì)和制造流程，提升整體競(jìng)爭(zhēng)力，共同賦能產(chǎn)業(yè)變革和升級(jí)提供了源源動(dòng)力。

編輯：黃飛

?