MOSFET晶體管通道

　　而MOS就非常小家子氣了，在早期或者是大功率的JFET，是由2個(gè)N型半導(dǎo)體夾住P型半導(dǎo)體，（或者2個(gè)P型夾住N型），但是電流通過(guò)的方向和通道形成方向則和BJT呈九十度。而在半導(dǎo)體中的MOS就如下圖所示，在FET元件當(dāng)中，由閘極來(lái)的電壓對(duì)晶體中間部位造成靜電力，靜電力則吸引了正或負(fù)電荷靠近閘極，造成晶體中央部位靠近閘極的那薄薄一層半導(dǎo)體產(chǎn)生「轉(zhuǎn)性」，因此形成了通道。

　　所以這個(gè)通道絕對(duì)不像BJT那樣是大水管1條，而是1片薄薄的導(dǎo)電層而已，因此以前的水電工們對(duì)MOSFET重要課題是很頭痛的，若是你在30年前提到MOS這種推動(dòng)力不足的東西可以跑到1GHz，科學(xué)家和水電工們肯定要笑你癡人說(shuō)夢(mèng)的。

　　不過(guò)FET也有一個(gè)絕大的好處，就是我們?cè)陂l極加上控制電壓時(shí)，理論上不需要流出任何電荷到晶體心，所以控制電流理論上接近于零（實(shí)際上當(dāng)然不可能，會(huì)有一堆漏電流產(chǎn)生），所以在芯片晶體數(shù)暴增的今天，是個(gè)很好用的技術(shù)。

▲MOS半導(dǎo)體導(dǎo)通示意圖

　　夾止

　　請(qǐng)參考MOS通道形成圖，通道由于來(lái)自源極和汲極的電壓差吸引，并不會(huì)變成平行于閘極的完整平面，而是一端寬一端窄的情況，當(dāng)變窄的那部分小到會(huì)阻礙電流的地步時(shí)就稱(chēng)為夾止。

　　MOSMOS

　　只是MOSFET 的簡(jiǎn)稱(chēng)，沒(méi)什么意義，大家常常都喜歡叫小名，因?yàn)楸容^好叫，通常我們討論晶體管提到MOS是沒(méi)什么問(wèn)題的。但是如果要講到午餐吃什么也用MOS 的話，應(yīng)該是指賣(mài)漢堡的。

　　薄薄的一層，問(wèn)題卻很大

　　回到近5年來(lái)的現(xiàn)況，這薄薄一層的MOS導(dǎo)電通道推動(dòng)力不大，為了仍要達(dá)到高頻、省電、低熱量、減少面積等等目的，半導(dǎo)體廠內(nèi)的水電工們可是傷透了腦筋。還好在近來(lái)電子顯微鏡以及各類(lèi)測(cè)量技術(shù)越來(lái)越進(jìn)步，我們也漸漸了解到MOS通道形成有什么限制，又有什么副作用等等問(wèn)題。尤其在現(xiàn)今半導(dǎo)體制程已經(jīng)縮小到了30nm以下的境界，有許多問(wèn)題是不斷發(fā)生的，也因此開(kāi)發(fā)新材料或新型結(jié)構(gòu)的晶體管就成了各家廠商努力的目標(biāo)。

　　難題1 漏電流

　　理想的MOS晶體管除了少許拉動(dòng)閘極電容的電流以及送往下一級(jí)的推動(dòng)電流外，是不該有任何額外電流的，凡是超出這個(gè)范疇的電流都算漏電流。漏電流對(duì)于強(qiáng)調(diào)高速省電的現(xiàn)代產(chǎn)品是個(gè)大傷害。而且就微觀的情況來(lái)看，其實(shí)晶體管內(nèi)部有許多效應(yīng)會(huì)導(dǎo)致漏電流，漏電流的流向也不固定，有從閘極漏走的，有從源極漏走的，而有些漏電流只有在導(dǎo)通時(shí)產(chǎn)生，有些則無(wú)論何時(shí)都在漏。尤其當(dāng)晶體管愈做愈小，這些現(xiàn)象就會(huì)愈明顯，用30nm以下的晶體管想要完全控制好電流方向而不漏出，簡(jiǎn)直就像用竹籃子裝沙而不外漏一般地困難！

　　難題2 推動(dòng)力不足

　　短通道效應(yīng)和漏電流在某些層面是相關(guān)的，其中短通道效應(yīng)主要是因?yàn)樾纬赏ǖ赖臈l件太超過(guò)，造成夾止后可導(dǎo)電的面積變小，反而造成一種導(dǎo)通不良。原本我們希望加在閘極的電壓愈大，能導(dǎo)通的輸出電流就快速增大，沒(méi)想到反而卡住沒(méi)什么變動(dòng)，這對(duì)晶體性能是很糟糕的事。如果不處理的話對(duì)于時(shí)脈上限是會(huì)有很大的影響。（好吧，至少對(duì)于喜歡加壓超頻的宅男有影響）

　　當(dāng)閘極長(zhǎng)度僅有30nm以下，短通道效應(yīng)相當(dāng)容易發(fā)生，和以往40奈米以上的情況有很大的不同，所以也成了一大難題。

　　難題3 面積問(wèn)題

　　我們平常說(shuō)的30nm制程，一般是指閘極的長(zhǎng)度等于30nm，而當(dāng)推動(dòng)力不足時(shí)就要增加晶體管的寬度，那如果把閘極的長(zhǎng)度由60nm減少成30nm，但是寬度卻非得由100nm大增至300nm時(shí)，所占的面積不就更大了嗎？那真的一切都白搞了，所以面積和推動(dòng)力問(wèn)題都是要處理的。

　　難題4 省電性和性能問(wèn)題

　　由于寄生電容的影響，晶體管就算沒(méi)有漏電流也會(huì)在運(yùn)作過(guò)程中吃掉能量，好比閘極的電壓在拉升或拉降時(shí)就會(huì)吃掉電流，吃愈多愈不好推，也造成開(kāi)關(guān)速度變慢。

▲短通道效應(yīng)：通道提早縮水了

　　閘極、源極

　　三極管的原理就是閘極的電壓只要稍稍變大，輸出端（源極）就會(huì)有很大的增加，而閘極只要沒(méi)有輸入，輸出端也應(yīng)該馬上停止輸出。

　　平面型MOS晶體管的通道問(wèn)題

▲改良型MOS半導(dǎo)體結(jié)構(gòu)

　　上圖是最近比較常用的MOS元件結(jié)構(gòu)，我們可以發(fā)現(xiàn)和之前列出來(lái)的簡(jiǎn)圖有不少差異，事實(shí)上增加的部份都是為了避免通道產(chǎn)生速度過(guò)慢、短通道效應(yīng)、性能不良等等問(wèn)題而來(lái)。但是這些解法也會(huì)帶來(lái)副作用，互相牽制以致沒(méi)有一個(gè)完美的解決方案。（不然大家趕著變成3D干嘛？）

　　影響推動(dòng)力的最主要因素還是來(lái)自于短通道效應(yīng)，特別是本身就已經(jīng)夠短的30nm閘極通道更容易發(fā)生。為了解決短通道效應(yīng)，有人會(huì)預(yù)先在通道形成的部位加入雜質(zhì)，使得原本的NP接面導(dǎo)通電壓下降。其原理就是讓P型半導(dǎo)體不要這么偏向P型，有點(diǎn)接近N型，但是這樣一來(lái)也造成了通道切斷時(shí)很可能會(huì)有漏電流，因?yàn)榻槊娴哪苷献冃?，而且加入雜質(zhì)會(huì)創(chuàng)造許多自由電子和電洞成對(duì)出現(xiàn)的機(jī)會(huì)。

▲短通道效應(yīng)：通道提早縮水了