材料工程前沿領(lǐng)域的新研究為計算設備性能的真正提高帶來了希望。由馬庫斯-海爾布蘭德（Markus Hellbrand）等人領(lǐng)導、與劍橋大學相關(guān)的研究小組認為，這種新材料由氧化鉿層通過電壓變化的鋇尖峰隧穿而成，融合了存儲器和處理綁定材料的特性。這意味著這種設備可以用于數(shù)據(jù)存儲，其密度是現(xiàn)有存儲介質(zhì)的 10 到 100 倍，也可以用作處理單元。

這項研究發(fā)表在《科學進展》（Science Advances）雜志上，為我們提供了一條道路，通過這條道路，我們的計算設備的密度、性能和能效可能會大大提高。事實上，基于這種技術(shù)（被稱為 "連續(xù)范圍"）的典型 USB存儲盤可容納的信息量是我們目前使用的USB存儲盤的 10 到 100 倍。

正如 JEDEC 所指出的，RAM 的密度每四年翻一番，RAM 制造商需要幾十年的時間才能最終達到這項技術(shù)目前所顯示的密度水平。

該設備也是神經(jīng)形態(tài)計算隧道中的一盞明燈。就像我們大腦中的神經(jīng)元一樣，這種材料（被稱為電阻開關(guān)存儲器）有望同時用作存儲和處理介質(zhì)。這在我們目前的半導體技術(shù)中是根本不可能實現(xiàn)的：存儲單元和處理單元所需的晶體管和材料設計安排是如此不同（主要是在耐久性方面，即不出現(xiàn)性能衰減的能力），以至于目前還沒有辦法將它們?nèi)诤显谝黄稹?/p>

無法合并意味著信息必須在處理系統(tǒng)和各種緩存（現(xiàn)代 CPU）以及外部內(nèi)存池（市場上最好的 DDR5 套件）之間不斷流動。在計算領(lǐng)域，這被稱為馮-諾依曼瓶頸，意思是具有獨立內(nèi)存和處理能力的系統(tǒng)將從根本上受到它們之間帶寬（通常稱為總線）的限制。這就是為什么所有半導體設計公司（從英特爾到 AMD、Nvidia 以及其他許多公司）都設計了專用硬件來加速這種信息交換，例如 Infinity Fabric 和 NVLink。

問題是，這種信息交換需要付出能量成本，而這種能量成本目前限制了可實現(xiàn)性能的上限。請記住，當能量循環(huán)時，也會產(chǎn)生固有損耗，從而導致功耗增加（這是目前硬件設計的硬性限制，也是半導體設計中日益優(yōu)先考慮的問題）以及熱量增加（這是另一個硬性限制，導致人們開發(fā)出越來越多奇特的冷卻解決方案，試圖讓摩爾定律繼續(xù)向前發(fā)展一段時間）。當然，還有可持續(xù)發(fā)展因素：預計在不遠的將來，計算所消耗的能源將高達全球能源需求的 30%。

"第一作者、劍橋大學材料科學與冶金學系的馬庫斯-海倫布蘭德（Markus Hellenbrand）博士說："在很大程度上，能源需求的激增是由于當前計算機內(nèi)存技術(shù)的缺陷造成的。"在傳統(tǒng)計算中，一邊是內(nèi)存，一邊是處理過程，數(shù)據(jù)在兩者之間來回切換，既耗費能源又耗費時間。

正如你所想象的那樣，將內(nèi)存和處理功能合二為一所帶來的好處是相當驚人的。傳統(tǒng)的存儲器只有兩種狀態(tài)（一或零，即 "二進制 "術(shù)語的由來），而電阻開關(guān)存儲器件可以通過一系列狀態(tài)改變其電阻。這使它能在更多電壓下工作，從而可以編碼更多信息。在足夠高的水平上，這與 NAND 領(lǐng)域的過程大致相同，每個單元比特的增加與存儲器單元設計中解鎖的更多可能電壓狀態(tài)相對應。

區(qū)分處理和存儲的一種方法是，處理意味著信息正在進行寫入和改寫（加法或減法、變換或重組），其速度與要求的開關(guān)周期一樣快。存儲意味著信息需要在較長時間內(nèi)保持靜態(tài)，例如，可能因為它是 Windows 或 Linux 內(nèi)核的一部分。

為了制造論文中提到的這些 "突觸 "設備，研究團隊必須找到一種方法來解決材料工程學中的一個瓶頸，即均勻性問題。由于氧化鉿（HfO2）在原子層面上不具備任何結(jié)構(gòu)，因此能決定其絕緣性能的鉿原子和氧原子是雜亂無章地沉積在一起的。原子結(jié)構(gòu)越有序，電阻就越小，速度和效率就越高。但研究小組發(fā)現(xiàn)，在無序氧化鉿薄膜中沉積鋇（Ba）會產(chǎn)生高度有序的鋇橋（或尖峰）。由于其原子結(jié)構(gòu)更加合理，這些橋可以更好地讓電子流動。

這些照片是用透射電子顯微鏡（TEM）拍攝的，展示了氧化鉿沉積（無序和自然沉積，如圖 A）在可動態(tài)變化的鋇尖峰隧道中的有序性增加。(圖片來源：劍橋大學/Markus Hellbrand 等人）

但當研究小組發(fā)現(xiàn)他們可以動態(tài)改變鋇尖峰的高度，從而對其導電性進行精細控制時，有趣的事情就開始了。他們發(fā)現(xiàn)，尖峰能以約 20ns 的速度提供切換能力，這意味著它們能在該窗口內(nèi)改變其電壓狀態(tài)（從而保持不同的信息）。他們發(fā)現(xiàn)開關(guān)持續(xù)時間大于 10^4 個周期，記憶窗口大于 10 個。這意味著，雖然這種材料的速度很快，但它目前能承受的最大電壓狀態(tài)變化次數(shù)約為 10,000 次--這并不是一個可怕的結(jié)果，但也不是一個驚人的結(jié)果。

這相當于 MLC（多層單元）技術(shù)的耐用性，這自然會限制它的應用--將這種材料用作處理介質(zhì)（快速改變電壓狀態(tài)以存儲計算及其中間結(jié)果）。

粗略地計算一下，大約 20 ns 的切換導致工作頻率為 50 MHz（轉(zhuǎn)換為每納秒的周期數(shù)）。當系統(tǒng)全速處理不同狀態(tài)時（例如，作為 GPU 或 CPU 工作），這意味著鋇橋?qū)⒃?0,002 秒左右停止運行（達到其耐用極限）（請記住，它僅以 50 MHz 運行）。對于處理單元來說，它的性能似乎不夠。

但為了存儲？好吧，這就是存儲容量“密度高 10 到 100 倍”的 U盤的用武之地。這些突觸設備可以訪問比當今最寬敞的 U盤中最密集的 NAND 技術(shù)更多的中間電壓狀態(tài) - 是其 10 或 100 倍。

誰不想擁有一個 10 TeraByte 甚至 100 TeraByte 的 "USB 7"？

在鋇橋的耐久性和開關(guān)速度方面還有一些工作要做，但該設計似乎已經(jīng)是一個誘人的概念驗證。更妙的是，半導體行業(yè)已經(jīng)在使用氧化鉿，因此需要解決的工具和物流問題就更少了。

不過，這里有一個特別巧妙的產(chǎn)品可能性：想象一下，如果這項技術(shù)改進到可以制造并用于設計 AMD 或 Nvidia GPU（這些 GPU 目前的工作頻率約為 2 GHz）。在這個世界上，顯卡可以重置出廠狀態(tài)，完全作為內(nèi)存運行（現(xiàn)在想象一下，顯卡有 10 TB 的內(nèi)存，與我們假設的 U盤相同）。

想象一下，在這個世界上，AMD 和 Nvidia 提供的基本上都是可編程 GPU，基于連續(xù)范圍的 GPU 芯片在最大存儲能力方面進行了產(chǎn)品堆疊（請記住，比當前 USB 密度高 10 到 100）。如果你是一名人工智能愛好者，正試圖構(gòu)建自己的大型語言模型（LLM），那么你可以對 GPU 進行編程，使這些合成設備、這些神經(jīng)形態(tài)晶體管恰到好處地運行處理功能--隨著模型復雜度的增加，不知道最終會有多少萬億個參數(shù)模型，因此內(nèi)存將變得越來越重要。

能夠決定顯卡中的晶體管是完全用作內(nèi)存還是完全用作養(yǎng)眼放大器以將圖形設置提高到 11 個，這完全取決于最終用戶；從休閑游戲玩家到高性能計算 (HPC) 安裝人員。即使這意味著我們芯片部件的壽命會明顯縮短。

無論如何，我們總是在升級它們，不是嗎？

不過，我們還是不要妄自菲薄了。盡管這并不像人工智能的發(fā)展和監(jiān)管那樣危險，但妄想如此長遠也沒什么好處。就像所有的技術(shù)一樣，當它準備好的時候，它就會到來。

審核編輯：劉清