為了更好地管理各類(lèi)DDR3內(nèi)存的特性，并提供一種簡(jiǎn)便的、帶寬效率高的自動(dòng)化方式來(lái)初始化和使用內(nèi)存，我們需要一款高效DDR3內(nèi)存控制器。
2021-02-09 10:08:00
10212 
? 2022年4月20日，中國(guó)蘇州訊?—— 全球半導(dǎo)體存儲(chǔ)解決方案領(lǐng)導(dǎo)廠商華邦電子今日宣布，將持續(xù)供應(yīng)DDR3產(chǎn)品，為客戶(hù)帶來(lái)超高速的性能表現(xiàn)。 ? 華邦的?1.35V DDR3 產(chǎn)品在?x8
2022-04-20 16:04:032554 
最近我在調(diào)試自制6657板子的DDR3初始化，發(fā)現(xiàn)一個(gè)很奇怪的現(xiàn)象，百思不得其解，我分別用GEL和KEYSTONE DDR3 INIT 在6657EVM開(kāi)發(fā)板上做DDR3初始化，是沒(méi)有問(wèn)題的，我用
2019-01-08 10:19:00
進(jìn)入或者離開(kāi)自刷新。SDRFC中的REFRESH_RATE字段定義所接DDR3設(shè)備的刷新周期。它的計(jì)算公式為：REFRESH_RATE =DDR3CLKOUT frequency × memory
2018-01-18 22:04:33
的6678到芯片相應(yīng)拐角的長(zhǎng)度？還有就是不知道這個(gè)DQS_ECC和CK_ECC應(yīng)該怎么看呢？下面是我通過(guò)表格計(jì)算出來(lái)的ddr3初始化的值。
ps：寫(xiě)個(gè)簡(jiǎn)單的測(cè)試程序，發(fā)現(xiàn)寫(xiě)不進(jìn)去數(shù)，我知道這肯定是我配置有問(wèn)題，但就是不知道該怎么進(jìn)行查找，還請(qǐng)專(zhuān)家?guī)兔獯鹣?，謝謝了
2018-06-21 17:25:42
嗨，我是FPGA領(lǐng)域的新手。現(xiàn)在我正在使用Genesys2。我必須控制DDR3內(nèi)存。我在Digilent網(wǎng)站上找到了一些使用micrlaze處理器的DDR3示例。但是，在我的情況下，我不必
2019-05-05 15:29:38
? ?在調(diào)試335x的DDR3時(shí)，用的是CCS，非操作系統(tǒng)調(diào)試。
? ?按TI給的AM335x——StarterKit.gel，這個(gè)文件導(dǎo)入到CCS,debug的時(shí)候，DDR3可以驅(qū)動(dòng)，讀寫(xiě)正常。按
2018-06-21 10:59:20
1概述 當(dāng)今計(jì)算機(jī)系統(tǒng)DDR3存儲(chǔ)器技術(shù)已得到廣泛應(yīng)用，數(shù)據(jù)傳輸率一再被提升，現(xiàn)已高達(dá)1866Mbps.在這種高速總線條件下，要保證數(shù)據(jù)傳輸質(zhì)量的可靠性和滿足并行總線的時(shí)序要求，對(duì)設(shè)計(jì)實(shí)現(xiàn)提出
2014-12-15 14:17:46
通過(guò)
DDR3內(nèi)存名MT41J128M16-16Meg*16*8Banks通過(guò)命名怎樣算出內(nèi)存的大?。?/div>
2017-06-15 21:19:11
HI，我的FPGA是Kintex-7的XC7K410T-2FFG900。我的DDR3是2Gb，由128Mb * 16組成。 DDR3數(shù)據(jù)速率為1600Mbps，因此我必須在HP BANK中使用VRN
2020-07-21 14:47:06
DDR3（double-data-rate three synchronous dynamic random accessmemory）是應(yīng)用在計(jì)算機(jī)及電子產(chǎn)品領(lǐng)域的一種高帶寬并行數(shù)據(jù)總線。DDR3 在 DDR2
2019-05-22 08:36:26
DDR3基礎(chǔ)詳解最近在IMX6平臺(tái)下做DDR3的測(cè)試接口開(kāi)發(fā)，以前在學(xué)習(xí)嵌入式時(shí)，用的是官方源碼，沒(méi)有做過(guò)多的研究。此時(shí)需要仔細(xì)研究DDR3的引腳與時(shí)序，此篇是我在學(xué)習(xí)DDR3做的歸納與總結(jié)，其中有
2021-07-28 09:02:52
DDR3接口所需的特性。視頻處理系統(tǒng)將對(duì)于數(shù)據(jù)帶寬的要求推高到了極致：系統(tǒng)可以處理越多的數(shù)據(jù)，就具有越高的性?xún)r(jià)比。視頻聚合器和路由器可并行處理多個(gè)視頻流，因此對(duì)于匹配數(shù)據(jù)處理能力和視頻帶寬的需求就成為
2019-05-24 05:00:34
共享交流一下，DDR3布線技巧
2016-01-08 08:17:53
CPU的DDR3總線只連了一片DDR3，也沒(méi)有復(fù)用總線將DDR3的CS直接拉到地的話，DDR3初始化不成功所以說(shuō)DDR3的CS信號(hào)是通過(guò)沿采樣的嗎，電平采樣不行？無(wú)法理解啊還是有其他方面原因
2016-11-25 09:41:36
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 編輯
各位好！關(guān)于DDR3，之前有小結(jié)過(guò)如果進(jìn)行DDR3的SW leveling和進(jìn)行EMIF4寄存器的配置。但是調(diào)試時(shí)，如果進(jìn)行DDR3的問(wèn)題定位，現(xiàn)小結(jié)一下，附上相關(guān)文檔。如有相關(guān)問(wèn)題，可在樓下跟帖討論。謝謝！
2018-06-21 04:01:01
專(zhuān)家，你好，想節(jié)省代碼設(shè)計(jì)的周期，請(qǐng)問(wèn)是否可以提供6670的DDR3的驅(qū)動(dòng)例子？謝謝
2018-06-21 13:34:52
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?
2021-03-12 06:22:08
? ? ? BeagleBone的參考設(shè)計(jì)中，DDR3設(shè)計(jì)是DDR3 Device without VTT Termination。而其他的AM335X的參考設(shè)計(jì)都是有VTT Termination
2018-06-21 03:05:42
://pan.baidu.com/s/1s402 密碼: 9362 播放密碼：QQ521122524以上為其中一節(jié)課程完整版視頻內(nèi)容：4顆DDR3拓?fù)渲v解4顆DDR3布局方法DDR3電氣規(guī)則設(shè)置等長(zhǎng)設(shè)置DDR3信號(hào)分組等長(zhǎng)原理DDR3等長(zhǎng)設(shè)置DDR3電源處理DDR3布線繞線`
2014-12-17 21:16:37
視頻內(nèi)容：4顆DDR3拓?fù)渲v解4顆DDR3布局方法DDR3電氣規(guī)則設(shè)置等長(zhǎng)設(shè)置DDR3信號(hào)分組等長(zhǎng)原理DDR3等長(zhǎng)設(shè)置DDR3電源處理DDR3布線繞線
2015-07-30 21:34:09
DDR3的理論帶寬怎么計(jì)算？用xilinx的控制器輸入時(shí)鐘200M。fpga與DDR的接口如下：
2016-02-17 18:17:40
Gowin DDR3 Memory Interface IP 用戶(hù)指南主要內(nèi)容包括 IP 的結(jié)構(gòu)與功能描述、端口說(shuō)明、時(shí)序說(shuō)明、配置調(diào)用、參考設(shè)計(jì)等，旨在幫助用戶(hù)快速了解 Gowin DDR3 Memory Interface IP 的產(chǎn)品特性、特點(diǎn)及使用方法。
2022-10-08 08:10:13
本次發(fā)布 Gowin DDR3參考設(shè)計(jì)。Gowin DDR3 參考設(shè)計(jì)可在高云官網(wǎng)下載，參考設(shè)計(jì)可用于仿真，實(shí)例化加插用戶(hù)設(shè)計(jì)后的總綜合，總布局布線。
2022-10-08 08:00:34
請(qǐng)問(wèn)LED燈的阻抗計(jì)算方法是什么？
2020-03-06 14:43:47
或者是通過(guò)TI官網(wǎng)UC3842手冊(cè)上的方法學(xué)習(xí)Rstart的計(jì)算方法。
2021-10-29 07:04:40
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。
2016-05-27 16:39:58
DDR3的IP核配置完畢后，產(chǎn)生了好多文件，請(qǐng)問(wèn)如何調(diào)用這些文件實(shí)現(xiàn)DDR3的讀寫(xiě)呢？看了一些文章，說(shuō)是要等到local_init_done為高電平后，才能進(jìn)行讀寫(xiě)操作。請(qǐng)問(wèn)DDR3的控制命令如
2016-01-14 18:15:19
soc計(jì)算方法，BMS中的SOC的計(jì)算其實(shí)可以分為三大部分：1、電芯層級(jí)的SOC計(jì)算（軟件中最真實(shí)的SOC計(jì)算，不涉及任何濾波處理）；2、模組或者電池包層級(jí)的SOC計(jì)算（電芯到電池包級(jí)別的SOC映射
2021-07-27 06:13:05
看完保證你會(huì)做DDR3的仿真
2015-09-18 14:33:11
1、從工作平率上說(shuō)：首先接口就全部不同 電壓不同 頻率的計(jì)算方法不同 SDR的頻率就是外頻 133=133 DDR的頻率就是外頻的2倍 133=266 DDR2的頻率就是外頻的4倍 133=533
2014-12-30 14:35:58
1、從工作平率上說(shuō)：首先接口就全部不同 電壓不同 頻率的計(jì)算方法不同 SDR的頻率就是外頻 133=133 DDR的頻率就是外頻的2倍 133=266 DDR2的頻率就是外頻的4倍 133=533
2014-12-30 14:36:44
您好，
? ? ? ? ?通過(guò)ddr init 文檔和論壇上各種帖子， ddr3 ?leveling時(shí)要通過(guò)phy cal v10表格計(jì)算leveling寄存器的值。但是現(xiàn)在我們配置ddr
2018-06-21 17:05:46
嗨，我正在設(shè)計(jì)一個(gè)定制FPGA板＆amp;我將使用帶有Kintex（XC7K160T-2FFG676C）FPGA的DDR3 RAM。我閱讀了xilinx＆amp; amp; amp; amp
2020-04-17 07:54:29
仍不知道DDR3和DDR4這兩種規(guī)格的區(qū)別，以至于買(mǎi)回來(lái)的硬件并不兼容。下面和宏旺半導(dǎo)體一起來(lái)看一下DDR3和DDR4到底有哪些差別。DDR3是一種計(jì)算機(jī)內(nèi)存規(guī)格，它屬于SDRAM家族的內(nèi)存產(chǎn)品，提供
2019-07-25 14:08:13
并不會(huì)注意一些數(shù)字上的差異，如DDR3和DDr2，或許大多數(shù)人都會(huì)追求時(shí)髦選擇DDR3，但是你真的了解DDR2與DDR3的區(qū)別嗎？作為消費(fèi)者，其實(shí)我們可主宰自己的命運(yùn)，用知識(shí)的武器捍衛(wèi)自己的選擇。下面
2011-12-13 11:29:47
1.項(xiàng)目的板子上要用到兩顆DDR3芯片，板子打樣回來(lái)可能要進(jìn)行測(cè)試，對(duì)示波器的采樣率可能會(huì)有比較高的要求，不知道大家在設(shè)計(jì)中用的是什么示波器，最好有具體型號(hào)2.既然說(shuō)到DDR3了，有好些個(gè)問(wèn)題都想
2017-10-26 09:54:13
的情況下計(jì)算出來(lái)呢，網(wǎng)上的資料我都看了，兩個(gè)EXCEL工具也都使用了，都沒(méi)有得到這個(gè)參數(shù)的計(jì)算方法，希望得到各位高手的幫助。還有一個(gè)就是PHY_WR_DATA，我在EXCEL工具中的DDR3選項(xiàng)中沒(méi)找到
2018-05-15 05:49:26
自己畫(huà)的6657的板，發(fā)現(xiàn)DDR3初始化有問(wèn)題，初始化參數(shù)是按照芯片手冊(cè)來(lái)設(shè)置的，寫(xiě)數(shù)據(jù)進(jìn)去會(huì)出錯(cuò)。初步懷疑是DDR3布線問(wèn)題,請(qǐng)問(wèn)TI的大神們，6657對(duì)DDR3的布線有什么具體的要求嗎？或者是
2018-06-21 05:42:03
DDR3接口所需的特性。視頻處理系統(tǒng)將對(duì)于數(shù)據(jù)帶寬的要求推高到了極致：系統(tǒng)可以處理越多的數(shù)據(jù)，就具有越高的性?xún)r(jià)比。視頻聚合器和路由器可并行處理多個(gè)視頻流，因此對(duì)于匹配數(shù)據(jù)處理能力和視頻帶寬的需求就成為
2019-05-27 05:00:02
進(jìn)行了DDR3 SDRAM控制器的編寫(xiě)，分析并提出了提高帶寬利用率的方法。最終將其進(jìn)行類(lèi)FIFO接口的封裝，屏蔽掉了DDR3 IP核復(fù)雜的用戶(hù)接口，為DDR3數(shù)據(jù)流緩存的實(shí)現(xiàn)提供便利。系統(tǒng)測(cè)試表明，該
2018-08-02 09:34:58
設(shè)計(jì),完成了對(duì)單片DDR3內(nèi)存條的多通道實(shí)時(shí)訪問(wèn)控制需求。通過(guò)ChipScope工具采樣結(jié)果證明了設(shè)計(jì)的可行性，提高了并行處理的速度，極大程度地降低了期貨行情數(shù)據(jù)處理中行情計(jì)算的時(shí)間開(kāi)銷(xiāo)，最高通道速率可達(dá)
2018-08-02 09:32:45
12位，擴(kuò)展成16位后進(jìn)行存儲(chǔ)，DDR3內(nèi)部以1067M處理速度，32位的處理帶寬進(jìn)行存儲(chǔ)，寫(xiě)數(shù)據(jù)時(shí)從地址全0寫(xiě)到地址全1，讀數(shù)據(jù)時(shí)也從地址全0讀到全1，經(jīng)對(duì)比無(wú)誤，說(shuō)明該控制器能夠較好地進(jìn)行高速讀寫(xiě)操作。`
2018-08-30 09:59:01
本手冊(cè)以 DDR3 器件為例講解硬件設(shè)計(jì)方法，包括 FPGA I/O 分配、原理圖設(shè)計(jì)、電源網(wǎng)絡(luò)設(shè)計(jì)、PCB 走線、參考平面設(shè)計(jì)、仿真等，旨在協(xié)助用戶(hù)快速完成信號(hào)完整性好、低功耗、低噪聲的高速存儲(chǔ)
2022-09-29 06:15:25
大量收購(gòu)現(xiàn)代DDR3長(zhǎng)期回收現(xiàn)代ddr3，高價(jià)收購(gòu)現(xiàn)代DDR3.大量求購(gòu)現(xiàn)代DDR3.深圳帝歐專(zhuān)業(yè)電子回收，帝歐趙生***QQ1816233102/879821252郵箱dealic@163.com
2021-10-13 19:18:05
的話總的帶寬就不夠。burst length太小，整體的帶寬利用率就更悲催了。請(qǐng)問(wèn)各位前輩有沒(méi)有什么好的方法能夠在這種應(yīng)用用最大化的利用DDR3的帶寬？
2015-08-27 14:47:57
大家好，我在DDR3規(guī)格中發(fā)現(xiàn)JEDEC79-3E定義VOH（DC）是DC輸出高測(cè)量級(jí)別（用于IV曲線線性）。但是沒(méi)有關(guān)于如何測(cè)量高輸出直流輸出的指南，特別是當(dāng)信號(hào)在高電壓時(shí)有環(huán)時(shí)，請(qǐng)參見(jiàn)附圖。誰(shuí)能
2019-04-17 13:59:13
由于系統(tǒng)帶寬不斷的增加，因此針對(duì)更高的速度和性能，設(shè)計(jì)人員對(duì)存儲(chǔ)技術(shù)進(jìn)行了優(yōu)化。下一代雙數(shù)據(jù)速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的優(yōu)勢(shì)。這些
2019-08-09 07:42:01
自建Spartan6 DDR3仿真平臺(tái)
2019-08-01 06:08:47
怎樣對(duì)DDR3芯片進(jìn)行讀寫(xiě)控制呢？如何對(duì)DDR3芯片進(jìn)行調(diào)試？
2021-08-12 06:26:33
電機(jī)轉(zhuǎn)子運(yùn)動(dòng)慣量的計(jì)算方法哪些，如何避免轉(zhuǎn)子慣性失配？
2021-02-02 07:25:12
、自己寫(xiě)了一個(gè)算法，想驗(yàn)證算法的計(jì)算速度，請(qǐng)問(wèn)DDR3影響這個(gè)算法的運(yùn)行速度嗎？3、DDR3和外接Flash有什么區(qū)別和聯(lián)系。非常期待各位專(zhuān)家的解答。謝謝大家！
2018-06-20 00:40:57
請(qǐng)問(wèn)伺服電機(jī)的選型計(jì)算方法是什么？
2021-09-28 08:45:32
使用MCSDK提供的norwriter_evm6678l例程，按照論壇上提供的方法，進(jìn)行程序燒寫(xiě)。而該例程的CCS啟動(dòng)用到DDR3，需要使用gel文件，對(duì)DDR3做初始化。因此自己嘗試去修改gel中DDR3
2018-08-06 07:33:54
阻抗計(jì)算方法，希望有所幫助
2013-06-10 16:58:32
本文介紹了DDR3 SDRAM 的基本特點(diǎn)和主要操作時(shí)序,給出了一種基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的設(shè)計(jì)方法。詳述了控制器基本結(jié)構(gòu)和設(shè)計(jì)思想,分析了各模塊功能與設(shè)計(jì)注意事項(xiàng),并
2010-07-30 17:13:55
30 不只計(jì)算機(jī)存儲(chǔ)器系統(tǒng)一直需要更大、更快、功率更低、物理尺寸更小的存儲(chǔ)器，嵌入式系統(tǒng)應(yīng)用也有類(lèi)似的要求。本應(yīng)用指南介紹了邏輯分析儀在檢驗(yàn)DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4979 AGP、PCI-E總線帶寬的計(jì)算方法
總線是一組進(jìn)行互連和傳輸信息（指令、數(shù)據(jù)和地址）的信號(hào)線。主要參數(shù)有總線位寬、總線時(shí)鐘頻率和總線傳輸速率。
※總
2009-05-09 08:42:412953 Quamtum-SI DDR3仿真解析
Automated DDR3 Analysis
2010-04-29 09:00:114257 
本文得出了互阻放大器的帶寬計(jì)算方法，為互阻放大器提供了基本指導(dǎo)。在滿足式(18)的條件下，互阻放大器的增益與帶寬的平方乘積近似為一常數(shù)。在電路設(shè)計(jì)時(shí)，為了滿足帶寬的設(shè)計(jì)
2011-07-11 11:37:107285 
總結(jié)了DDR和DDR2，DDR3三者的區(qū)別，對(duì)于初學(xué)者有很大的幫助
2015-11-10 17:05:3736 甲類(lèi)單端的簡(jiǎn)易計(jì)算方法甲類(lèi)單端的簡(jiǎn)易計(jì)算方法甲類(lèi)單端的簡(jiǎn)易計(jì)算方法
2016-01-19 15:37:380 DDR3是目前DDR的主流產(chǎn)品，DDR3的讀寫(xiě)分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫(xiě)分離的方法。最開(kāi)始的DDR, 芯片采用的是TSOP封裝，管腳露在芯片兩側(cè)的，測(cè)試起來(lái)相當(dāng)方便；但是，DDRII和III就不一樣了，
2017-11-06 13:44:108454 
DDR4提供比DDR3/ DDR2更低的供電電壓1.2V以及更高的帶寬，DDR4的傳輸速率目前可達(dá)2133～3200MT/s。DDR4 新增了4 個(gè)Bank Group 數(shù)據(jù)組的設(shè)計(jì)，各個(gè)Bank
2017-11-07 10:48:5152790 
雖然新一代電腦/智能手機(jī)用上了DDR4內(nèi)存，但以往的產(chǎn)品大多還是用的DDR3內(nèi)存，因此DDR3依舊是主流，DDR4今后將逐漸取代DDR3，成為新的主流，下面我們?cè)賮?lái)看看DDR4和DDR3內(nèi)存都有哪些區(qū)別。相比上一代DDR3，新一代DDR4內(nèi)存主要有以下幾項(xiàng)核心改變：
2017-11-08 15:42:2330895 為解決超高速采集系統(tǒng)中的數(shù)據(jù)緩存問(wèn)題，文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核進(jìn)行了DDR3 SDRAM控制器的編寫(xiě)，分析并提出了提高帶寬利用率的方法。最終將其進(jìn)行
2017-11-16 14:36:4119504 
SDRAM）：DDR4提供比DDR3/ DDR2更低的供電電壓1.2V以及更高的帶寬，DDR4的傳輸速率目前可達(dá)2133～3200 MT/s。
2017-11-17 13:15:4925152 我們通過(guò)Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封裝，速度等級(jí)等信息。
2019-03-03 11:04:151909 
DDR3內(nèi)存與DDR2內(nèi)存相似包含控制器和存儲(chǔ)器2個(gè)部分，都采用源同步時(shí)序，即選通信號(hào)(時(shí)鐘)不是獨(dú)立的時(shí)鐘源發(fā)送，而是由驅(qū)動(dòng)芯片發(fā)送。它比DR2有更高的數(shù)據(jù)傳輸率，最高可達(dá)1866Mbps；DDR3還采用8位預(yù)取技術(shù)，明顯提高了存儲(chǔ)帶寬；其工作電壓為1.5V，保證相同頻率下功耗更低。
2019-06-25 15:49:231736 本文檔的主要內(nèi)容詳細(xì)介紹的是DDR和DDR2與DDR3的設(shè)計(jì)資料總結(jié)包括了：一、DDR的布線分析與設(shè)計(jì)，二、DDR電路的信號(hào)完整性，三、DDR Layout Guide，四、DDR設(shè)計(jì)建議，六、DDR design checklist，七、DDR信號(hào)完整性
2020-05-29 08:00:000 從成本的角度來(lái)看，DDR3也許的確要比DDR4低一些，所以從這個(gè)角度可以講通。
2020-09-08 16:28:234062 DDR4相比DDR3的相關(guān)變更點(diǎn)相比DDR3，DDR4存在諸多變更點(diǎn)，其中與硬件設(shè)計(jì)直接相關(guān)的變更點(diǎn)主要有：? 增加Vpp電源；? VREFDQ刪除；? CMD、ADD、CTRL命令的端接變更為
2021-11-06 20:36:0028 沿和下降沿都發(fā)生數(shù)據(jù)傳輸。 圖1. DDR3結(jié)構(gòu) 二、地址的概念及容量計(jì)算 2.1地址的概念 ? ? ? ? DDR3的內(nèi)部是一個(gè)存儲(chǔ)陣列，將數(shù)據(jù)“填
2022-12-21 18:30:051915 EMC計(jì)算方法概述2021/11/16大家好！我是ROHM的稻垣。本文是第16篇，從本文開(kāi)始我們來(lái)談一談電磁兼容性（EMC）的計(jì)算方法和仿真。
2023-02-14 09:26:282228 本文介紹一個(gè)FPGA開(kāi)源項(xiàng)目：DDR3讀寫(xiě)。該工程基于MIG控制器IP核對(duì)FPGA DDR3實(shí)現(xiàn)讀寫(xiě)操作。
2023-09-01 16:23:19745 
DDR3帶寬計(jì)算之前，先弄清楚以下內(nèi)存指標(biāo)。
2023-09-15 14:49:462508 
DDR3是2007年推出的，預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫(xiě)分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫(xiě)分離的方法。
2023-10-18 16:03:56518 
DDR4和DDR3內(nèi)存都有哪些區(qū)別？ 隨著計(jì)算機(jī)的日益發(fā)展，內(nèi)存也越來(lái)越重要。DDR3和DDR4是兩種用于計(jì)算機(jī)內(nèi)存的標(biāo)準(zhǔn)。隨著DDR4內(nèi)存的逐漸普及，更多的人開(kāi)始對(duì)兩者有了更多的關(guān)注。 DDR3
2023-10-30 09:22:003905 EMC計(jì)算方法和EMC仿真（1） ——計(jì)算方法簡(jiǎn)介
2023-12-05 14:56:08384 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論