本文作者曾經(jīng)為計(jì)算機(jī)主板制造公司撰寫關(guān)于自動(dòng)超頻（overclock）的BIOS，發(fā)現(xiàn)微處理器由于受限于主存儲(chǔ)器的性能而必須降低頻率頻率來(lái)維持計(jì)算機(jī)系統(tǒng)的穩(wěn)定性，因而探索一種可提升DRAM單元訪問(wèn)速度的新技術(shù)。

無(wú)疑地，微處理器的頻率頻率可以透過(guò)許多方式大幅增加，但卻受限于主存儲(chǔ)器的性能而必須降低其頻率頻率來(lái)維持計(jì)算機(jī)系統(tǒng)的穩(wěn)定性。 本文透過(guò)對(duì)于靜態(tài)隨機(jī)存取內(nèi)存（SRAM）單元縮減布局面積的研究，提出一種新的存取技術(shù)，可望提升動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）單元的訪問(wèn)速度。

超頻與內(nèi)存的關(guān)聯(lián)性

提升供應(yīng)電壓以及降低環(huán)境溫度有助于增加微處理器、芯片組、主存儲(chǔ)器的頻率頻率，這是對(duì)于計(jì)算機(jī)系統(tǒng)執(zhí)行超頻（overclock）的實(shí)體特性；微處理器、芯片組、主存儲(chǔ)器、主板的整體電路設(shè)計(jì)，則是用于執(zhí)行超頻的硬件特性。 此外，維持操作系統(tǒng)（OS）以及應(yīng)用程序在執(zhí)行時(shí)的穩(wěn)定性，是在超頻之后的軟件特性。

在超頻進(jìn)行中，某些應(yīng)用程序會(huì)有頻繁的數(shù)學(xué)計(jì)算以及大量的數(shù)據(jù)存取，這時(shí)可能發(fā)生超過(guò)晶粒封裝材料或外部散熱裝置的散熱效率，因此需要自動(dòng)超頻的技術(shù)來(lái)監(jiān)視系統(tǒng)以及調(diào)整頻率頻率。 另一種自動(dòng)超頻是為了確認(rèn)哪些安裝在主板上的微處理器、芯片組、主存儲(chǔ)器搭配的外部散熱裝置能夠達(dá)到超頻極限。 當(dāng)基本輸入輸出系統(tǒng)（BIOS）的程序代碼加入這一自動(dòng)超頻的功能時(shí)，個(gè)人計(jì)算機(jī)（PC）就不必進(jìn)入OS，也就是不必接上任何磁盤驅(qū)動(dòng)器，就能迅速獲得超頻的極限值，并且減少磁盤驅(qū)動(dòng)器的磨損。

由于微處理器對(duì)于外圍裝置的數(shù)據(jù)存取會(huì)透過(guò)主存儲(chǔ)器來(lái)處理，所以主存儲(chǔ)器的穩(wěn)定性影響著微處理器的執(zhí)行，即使能夠?qū)ξ⑻幚砥鬟M(jìn)行超頻也必須擁有可配合大幅超頻的主存儲(chǔ)器，這就是超頻內(nèi)存模塊的用途。

數(shù)據(jù)傳輸接口

單倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（SDR SDRAM）數(shù)據(jù)傳輸接口主要針對(duì)DRAM的存取特性，因?yàn)镈RAM需要經(jīng)由更新作業(yè)來(lái)維持儲(chǔ)存狀態(tài)，并且在讀取期間需要額外執(zhí)行回寫作業(yè)；雖然在寫入期間沒(méi)有額外的作業(yè)， 但也需要一段時(shí)間才能完成儲(chǔ)存，這也相當(dāng)于執(zhí)行回寫作業(yè)的時(shí)間。 由于DRAM的寫入以及回寫時(shí)間皆遠(yuǎn)大于高速微處理器內(nèi)部的頻率時(shí)間，所以SDRAM根據(jù)這樣的存取特性而設(shè)計(jì)數(shù)據(jù)傳輸接口的各種訊號(hào)與作業(yè)程序。 SDRAM在發(fā)展至雙倍數(shù)據(jù)速率（DDR）之后的性能價(jià)格比皆優(yōu)于其它數(shù)據(jù)傳輸接口（如Rambus DRAM；RDRAM）。 如今，DDR SDRAM又區(qū)分為標(biāo)準(zhǔn)型以及行動(dòng)型。

圖1顯示SDRAM的簡(jiǎn)要功能方塊圖，行地址選通訊號(hào)（CAS#）是根據(jù)預(yù)充電而設(shè)計(jì)的延遲控制訊號(hào)，亦即無(wú)預(yù)充電則不必分時(shí)控制列地址選通訊號(hào)（RAS#）、CAS#。 差動(dòng)頻率訊號(hào)（CLK， CKE）的頻率是基于微處理器的工作頻率，數(shù)據(jù)屏蔽訊號(hào)（DQM）對(duì)應(yīng)差動(dòng)頻率訊號(hào)的邊緣；這些訊號(hào)用于進(jìn)行同步傳輸作業(yè)。 對(duì)于感測(cè)放大器以及寫入驅(qū)動(dòng)器的配置規(guī)劃，通常根據(jù)外部數(shù)據(jù)總線的位寬度而設(shè)計(jì)相同的數(shù)量，然而，可以導(dǎo)入并行存取的方法來(lái)增加存取效率，因此增加了行地址的位寬度以選擇同列不同行的感測(cè)放大器與寫入驅(qū)動(dòng)器。 這種方法產(chǎn)生了叢發(fā)模式（burst mode）以及同列存取，但并不會(huì)增加訪問(wèn)速度，并且還要進(jìn)行同步傳輸作業(yè)，所以需要數(shù)據(jù)緩存器。

圖1：SDRAM的簡(jiǎn)要功能方塊圖

圖2顯示SDRAM的命令序列，主要參考美光科技（Micron Technology）產(chǎn)品型號(hào)為MT48H8M16LF （Mobile SDRAM）的規(guī)格表而來(lái)。 在各命令序列之中，最單純的命令序列是單一讀取以及單一寫入，由此可清楚SDRAM的基本作業(yè)規(guī)則。 在圖中所表現(xiàn)的命令序列是先執(zhí)行預(yù)充電（PRE），然后活化（ACT），最后執(zhí)行讀取或?qū)懭氪嫒。≧D或WR），如此循環(huán)。

圖2：SDRAM的命令序列：?jiǎn)我蛔x取或單一寫入

圖中，頻率時(shí)間（tCK）是從此次頻率邊緣至下次頻率邊緣為止的時(shí)間。 列地址選通預(yù)充電時(shí)間（tRP）是從PRE命令至ACT命令為止的時(shí)間。 列地址選通至行地址選通延遲（tRCD）是從ACT命令至RD命令或WR命令為止的時(shí)間。 行地址選通潛伏（CL）是從RD命令開(kāi)始等候一段時(shí)間，并且以tCK為基本單位，然后乘上倍數(shù)。 寫入時(shí)間（tWR）是從WR命令至PRE命令為止的時(shí)間；另外還可以tCK為基本單位，然后乘上倍數(shù)，如同行地址選通潛伏的計(jì)時(shí)方法，因此命名為行地址選通寫入潛伏（CWL）。 列地址選通時(shí)間（tRAS）是從ACT命令至PRE命令為止的時(shí)間。 更新命令時(shí)期（tRC）是從這次ACT命令至下次ACT命令為止的時(shí)間。

DDR SDRAM在PC上的主要設(shè)定參數(shù)是tRP、tRCD和CL。 對(duì)于超頻內(nèi)存模塊的性能則要額外考慮頻率時(shí)間與寫入時(shí)間的最小值，另外就是供應(yīng)電壓的最大值。