第1步：什么是七段顯示？

我們有很多不同的七段顯示產(chǎn)品。可能有點(diǎn)，雙分段和彩色的。七段顯示是我們貫穿整個(gè)電子歷史的非?；A(chǔ)的屏幕（或讓我們的呼叫指示器）。下面的表面上有七個(gè)LED，根據(jù)共陽極或陰極引腳的不同而不同。這意味著您可以點(diǎn)亮具有共陰極的LED和邏輯高的陽極以照亮。反之亦然。

我分享了一個(gè)表七個(gè)段的可能性。檢查上面這一步的圖片。

第2步：有意義的段顯示標(biāo)志

這張圖片通過控制七段顯示的引腳顯示我用來表示0到F的十六進(jìn)制數(shù)。在圖片中，您可能會(huì)看到| sign表示邏輯高，X表示邏輯低。

邏輯高電平為5V或3.3V達(dá)到高電壓;您的技術(shù)允許您選擇什么是高壓水平。

根據(jù)我的項(xiàng)目，包括0，1，2，3，4，5，6，7，8，9。為了盡量減少我的項(xiàng)目在短時(shí)間內(nèi)完成的巨大工作，我不得不省略A，B，C，D，E，F(xiàn)這些是十六進(jìn)制數(shù)，等于10，11，12，13，14，15。

在圖2中，一般在電子世界中有兩種類型的七段顯示器設(shè)計(jì)。這些是共陽極和共陰極。

步驟3：運(yùn)行七段顯示的通用電路

在開始VLSI設(shè)計(jì)之前，我們需要制作按鈕，電阻和其他基本產(chǎn)品包括測(cè)試設(shè)計(jì)將如何顯示的電路。

根據(jù)上圖，可以看到兩種類型的顯示和驅(qū)動(dòng)程序。在我的項(xiàng)目中，我選擇了共陰極設(shè)計(jì)。如果你愿意，你可以選擇共陽極，如果是這樣，你需要控制邏輯低電平而不是像我這樣的邏輯高電平。這取決于您的設(shè)計(jì)。

第4步：Tanner Eda工具

在這個(gè)程序中，有一些組件可用于使用如：

L-Edit - 》布局設(shè)計(jì)

S-Edit - 》原理圖設(shè)計(jì)

T-Spice - 》 Spice analysis

Tanner Eda Tools的替代品是Cadence Virtuoso。 Cadence Virtuoso程序是VLSI和Ultra-VLSI后續(xù)芯片的高級(jí)設(shè)計(jì)程序。對(duì)于高級(jí)程序，很難使用Windows來操作設(shè)計(jì)。當(dāng)您想要設(shè)計(jì)更高效和零誤差的電路時(shí)，操作系統(tǒng)也非常重要。 Windows每次都顯示崩潰為藍(lán)屏，呵呵。..。..我的臉有時(shí)會(huì)面對(duì)。

根據(jù)圖片，我制作的電路類似于前一步的電路。

On S-Edit ，我選擇了N-MOS和P-MOS產(chǎn)品來快速制作電路。這是必要的，因?yàn)樵谀氵M(jìn)入芯片的化學(xué)方面之前，你需要顯示你的原理圖節(jié)點(diǎn)工作得很好。如果您無法在原理圖視圖中顯示正確的電路使用情況，那么進(jìn)入芯片的化學(xué)側(cè)是不正確的。

此外，您還需要進(jìn)行電壓和電流測(cè)試以驗(yàn)證電路是否良好 - 如果沒有，請(qǐng)回滾并檢查每個(gè)節(jié)點(diǎn)。

步驟5：電壓波設(shè)計(jì)

要運(yùn)行驅(qū)動(dòng)程序的引腳來驅(qū)動(dòng)七段顯示器，您需要提供一個(gè)電壓電平指令并做好準(zhǔn)備?？匆幌聢D片，從上到下，每一塊都是段的一個(gè)LED的照明。當(dāng)邏輯電平改變七段顯示器的LED狀態(tài)改變時(shí)。

在第二張圖片上，我需要告訴你，當(dāng)我們繼續(xù)進(jìn)行香料分析時(shí)，我們的電壓源脈沖周期和時(shí)間是相同的。

步驟6：使用邏輯門準(zhǔn)備電路圖

使用AND Gates，OR Gates和NOT Gates是用于使用邏輯門進(jìn)行電路。

這是我們繼續(xù)使用N-MOS和P-MOS產(chǎn)品的依據(jù)。

雖然我使用mos技術(shù)進(jìn)行邏輯門混疊，但仍有大量引腳很重要。 N-MOS的體引腳應(yīng)該達(dá)到最低邏輯電壓電平，P-MOS的體引腳應(yīng)該達(dá)到電路中的最大邏輯電壓水平。因此，在化學(xué)方面，您還需要繪制批量引腳。

步驟7：T-Spice設(shè)置和網(wǎng)表

準(zhǔn)備網(wǎng)表如圖1所示。

準(zhǔn)備電壓源如圖2所示。切換時(shí)非常重要。因?yàn)樗鼤?huì)改變你的驅(qū)動(dòng)程序的情況。

步驟8：布局繪制

根據(jù)圖片，在Tanner Eda Tools L-Edit上，這些是我們需要用來生產(chǎn)N-MOS和P-MOS產(chǎn)品以使它們成為邏輯門的必要條件。

附件上有三張圖片。這些是NOT-GATE，AND-GATE或OR-GATE。在第一張圖片中，我們需要使用它們來生成邏輯門作為其中的三個(gè)基本邏輯門;不，和，或。

我上傳了我的完整版面設(shè)計(jì)，向您展示它有多難。不難，但需要一些時(shí)間。

第9步：布局化學(xué)圖的尺寸如何？

我的技術(shù)是0.25um，芯片空間適合13.41 mm2面積。這意味著，芯片的核心是大約。 13.41mm2大。

技術(shù)較低的區(qū)域需求。

步驟10：核心電路的功率消耗如何？

功率=電壓x安培

因此，在10ms內(nèi)，這里是核心電路的功耗圖。

核心電路意味著只有工作電路沒有芯片墊和連衣裙，例如，看起來有腿將它放在面包板上。這只是我們的一個(gè)小電路。

步驟11：電路的符號(hào)示意圖

我們有四個(gè)引腳設(shè)置邏輯輸入以改變顯示器有意義的數(shù)字。

我們有七個(gè)引腳連接七段顯示器以照亮常見的陰極LED。

此外，我們的電路能量來自左側(cè)電壓源代碼是我們需要的穩(wěn)定源。

第12步：總結(jié)

現(xiàn)在，我們已經(jīng)得到了七段顯示驅(qū)動(dòng)的VLSI概念設(shè)計(jì)。

6和9的標(biāo)志沒有完整的標(biāo)志，因?yàn)槲覍?duì)驅(qū)動(dòng)芯片的反應(yīng)是這樣的。運(yùn)行七段顯示器的驅(qū)動(dòng)程序類型非常不同。