為了提高其100nm以下SOC的參數(shù)產(chǎn)量，東芝公司已聘請Synopsys公司和KLA-Tencor開發(fā)緊湊的良率分析和建模系統(tǒng)，用于預(yù)測工藝變化對最終設(shè)備的影響在LSI生產(chǎn)過程中發(fā)生的性能。

該項目的目標(biāo)是改善東芝IC設(shè)計和工藝工程師之間的信息共享，以加速公司的先進工藝開發(fā)和產(chǎn)量提升工作。 。東芝計劃在其位于日本大分的300mm SOC制造工廠安裝新的建模系統(tǒng)。

“獲得成功的IC生產(chǎn)必不可少的參數(shù)產(chǎn)量，”首席知識和基礎(chǔ)設(shè)施官Shigeru Komatsu表示。東芝半導(dǎo)體公司在一份聲明中表示。

“由于SOC產(chǎn)品生命周期通常比其他設(shè)備短，因此可以收集更少的過程數(shù)據(jù)來優(yōu)化制造過程，這使我們更加迫切需要第一次正確處理。能夠根據(jù)實時參數(shù)化產(chǎn)量數(shù)據(jù)對設(shè)備性能進行建模，這將使我們能夠在生產(chǎn)過程中快速做出決策，以微調(diào)我們的流程并優(yōu)化我們的產(chǎn)量，并確保我們繼續(xù)滿足我們的產(chǎn)品上市時間要求，“他進一步說道?！?/p>

由于設(shè)備擴展，工藝容差越來越嚴(yán)格，而微小的工藝波動對設(shè)備性能的影響越來越大。為了解決這些問題，必須識別和控制這些過程變化的來源，以最小化參數(shù)產(chǎn)量損失。對于生產(chǎn)短生產(chǎn)設(shè)備的高混合設(shè)備的公司而言，錯過流程上的標(biāo)記可能意味著完全錯過新產(chǎn)品設(shè)計的市場窗口。

為解決這些問題，TCAD系統(tǒng)傳統(tǒng)上用于模擬，開發(fā)和優(yōu)化工藝技術(shù)，但它們既復(fù)雜又耗時。

東芝認(rèn)為，Synopsys的TCAD模型和KLA的產(chǎn)量分析和報告系統(tǒng)的結(jié)合使得流程建模的優(yōu)勢得以實現(xiàn)。在故障估計，根本原因分析，樣本規(guī)劃和設(shè)備表征的日增產(chǎn)任務(wù)中實現(xiàn)。

建模系統(tǒng)采用KLA的Klarity ACE XP軟件識別參數(shù)產(chǎn)量的癥狀這個問題旨在幫助芯片制造商快速解決晶圓廠的產(chǎn)量問題，并加速提高產(chǎn)量。 Synopsys的TCAD多變量非線性模型將用于通過工藝變化和晶體管器件性能特征的鏈接來識別潛在的根本原因。