I2C總線是一種用于IC器件之間連接的二線制總線。它通過(guò)SDA（串行數(shù)據(jù)線）及SCL（串行時(shí)鐘線）兩根線在連到總線上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件：不管是單片機(jī)、存儲(chǔ)器、LCD驅(qū)動(dòng)器還是鍵盤接口。

1．I2C總線的基本結(jié)構(gòu)采用I2C總線標(biāo)準(zhǔn)的單片機(jī)或IC器件，其內(nèi)部不僅有I2C接口電路，而且將內(nèi)部各單元電路按功能劃分為若干相對(duì)獨(dú)立的模塊，通過(guò)軟件尋址實(shí)現(xiàn)片選，減少了器件片選線的連接。CPU不僅能通過(guò)指令將某個(gè)功能單元電路掛靠或摘離總線，還可對(duì)該單元的工作狀況進(jìn)行檢測(cè)，從而實(shí)現(xiàn)對(duì)硬件系統(tǒng)的既簡(jiǎn)單又靈活的擴(kuò)展與控制。I2C總線接口電路結(jié)構(gòu)如圖1所示。

2．雙向傳輸?shù)慕涌谔匦詡鹘y(tǒng)的單片機(jī)串行接口的發(fā)送和接收一般都各用一條線，如MCS51系列的TXD和RXD，而I2C總線則根據(jù)器件的功能通過(guò)軟件程序使其可工作于發(fā)送或接收方式。當(dāng)某個(gè)器件向總線上發(fā)送信息時(shí)，它就是發(fā)送器（也叫主器件），而當(dāng)其從總線上接收信息時(shí)，又成為接收器（也叫從器件）。主器件用于啟動(dòng)總線上傳送數(shù)據(jù)并產(chǎn)生時(shí)鐘以開(kāi)放傳送的器件，此時(shí)任何被尋址的器件均被認(rèn)為是從器件。I2C總線的控制完全由掛接在總線上的主器件送出的地址和數(shù)據(jù)決定。在總線上，既沒(méi)有中心機(jī)，也沒(méi)有優(yōu)先機(jī)。

總線上主和從（即發(fā)送和接收）的關(guān)系不是一成不變的，而是取決于此時(shí)數(shù)據(jù)傳送的方向。SDA和SCL均為雙向I/O線，通過(guò)上拉電阻接正電源。當(dāng)總線空閑時(shí)，兩根線都是高電平。連接總線的器件的輸出級(jí)必須是集電極或漏極開(kāi)路，以具有線“與”功能。I2C總線的數(shù)據(jù)傳送速率在標(biāo)準(zhǔn)工作方式下為100kbit/s，在快速方式下，最高傳送速率可達(dá)400kbit/s。

3．I2C總線上的時(shí)鐘信號(hào)在I2C總線上傳送信息時(shí)的時(shí)鐘同步信號(hào)是由掛接在SCL時(shí)鐘線上的所有器件的邏輯“與”完成的。SCL線上由高電平到低電平的跳變將影響到這些器件，一旦某個(gè)器件的時(shí)鐘信號(hào)下跳為低電平，將使SCL線一直保持低電平，使SCL線上的所有器件開(kāi)始低電平期。此時(shí)，低電平周期短的器件的時(shí)鐘由低至高的跳變并不能影響SCL線的狀態(tài)，于是這些器件將進(jìn)入高電平等待的狀態(tài)。

當(dāng)所有器件的時(shí)鐘信號(hào)都上跳為高電平時(shí)，低電平期結(jié)束，SCL線被釋放返回高電平，即所有的器件都同時(shí)開(kāi)始它們的高電平期。其后，第一個(gè)結(jié)束高電平期的器件又將SCL線拉成低電平。這樣就在SCL線上產(chǎn)生一個(gè)同步時(shí)鐘。可見(jiàn)，時(shí)鐘低電平時(shí)間由時(shí)鐘低電平期最長(zhǎng)的器件確定，而時(shí)鐘高電平時(shí)間由時(shí)鐘高電平期最短的器件確定。

4．?dāng)?shù)據(jù)的傳送在數(shù)據(jù)傳送過(guò)程中，必須確認(rèn)數(shù)據(jù)傳送的開(kāi)始和結(jié)束。在I2C總線技術(shù)規(guī)范中，開(kāi)始和結(jié)束信號(hào)（也稱啟動(dòng)和停止信號(hào)）的定義如圖2所示。當(dāng)時(shí)鐘線SCL為高電平時(shí)，數(shù)據(jù)線SDA由高電平跳變?yōu)榈碗娖蕉x為“開(kāi)始”信號(hào)；當(dāng)SCL線為高電平時(shí)，SDA線發(fā)生低電平到高電平的跳變?yōu)椤敖Y(jié)束”信號(hào)。開(kāi)始和結(jié)束信號(hào)都是由主器件產(chǎn)生。在開(kāi)始信號(hào)以后，總線即被認(rèn)為處于忙狀態(tài)；在結(jié)束信號(hào)以后的一段時(shí)間內(nèi)，總線被認(rèn)為是空閑的。

I2C總線的數(shù)據(jù)傳送格式是：在I2C總線開(kāi)始信號(hào)后，送出的第一個(gè)字節(jié)數(shù)據(jù)是用來(lái)選擇從器件地址的，其中前7位為地址碼，第8位為方向位（R/W）。方向位為“0”表示發(fā)送，即主器件把信息寫(xiě)到所選擇的從器件；方向位為“1”表示主器件將從從器件讀信息。開(kāi)始信號(hào)后，系統(tǒng)中的各個(gè)器件將自己的地址和主器件送到總線上的地址進(jìn)行比較，如果與主器件發(fā)送到總線上的地址一致，則該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息則由第8位（R/W）確定。

在I2C總線上每次傳送的數(shù)據(jù)字節(jié)數(shù)不限，但每一個(gè)字節(jié)必須為8位，而且每個(gè)傳送的字節(jié)后面必須跟一個(gè)認(rèn)可位（第9位），也叫應(yīng)答位（ACK）。數(shù)據(jù)的傳送過(guò)程如圖3所示。每次都是先傳最高位，通常從器件在接收到每個(gè)字節(jié)后都會(huì)作出響應(yīng)，即釋放SCL線返回高電平，準(zhǔn)備接收下一個(gè)數(shù)據(jù)字節(jié)，主器件可繼續(xù)傳送。如果從器件正在處理一個(gè)實(shí)時(shí)事件而不能接收數(shù)據(jù)時(shí)，（例如正在處理一個(gè)內(nèi)部中斷，在這個(gè)中斷處理完之前就不能接收I2C總線上的數(shù)據(jù)字節(jié)）可以使時(shí)鐘SCL線保持低電平，從器件必須使SDA保持高電平，此時(shí)主器件產(chǎn)生1個(gè)結(jié)束信號(hào)，使傳送異常結(jié)束，迫使主器件處于等待狀態(tài)。當(dāng)從器件處理完畢時(shí)將釋放SCL線，主器件繼續(xù)傳送。

當(dāng)主器件發(fā)送完一個(gè)字節(jié)的數(shù)據(jù)后，接著發(fā)出對(duì)應(yīng)于SCL線上的一個(gè)時(shí)鐘（ACK）認(rèn)可位，在此時(shí)鐘內(nèi)主器件釋放SDA線，一個(gè)字節(jié)傳送結(jié)束，而從器件的響應(yīng)信號(hào)將SDA線拉成低電平，使SDA在該時(shí)鐘的高電平期間為穩(wěn)定的低電平。從器件的響應(yīng)信號(hào)結(jié)束后，SDA線返回高電平，進(jìn)入下一個(gè)傳送周期。

I2C總線還具有廣播呼叫地址用于尋址總線上所有器件的功能。若一個(gè)器件不需要廣播呼叫尋址中所提供的任何數(shù)據(jù)，則可以忽略該地址不作響應(yīng)。如果該器件需要廣播呼叫尋址中提供的數(shù)據(jù)，則應(yīng)對(duì)地址作出響應(yīng)，其表現(xiàn)為一個(gè)接收器。

5．總線競(jìng)爭(zhēng)的仲裁總線上可能掛接有多個(gè)器件，有時(shí)會(huì)發(fā)生兩個(gè)或多個(gè)主器件同時(shí)想占用總線的情況。例如，多單片機(jī)系統(tǒng)中，可能在某一時(shí)刻有兩個(gè)單片機(jī)要同時(shí)向總線發(fā)送數(shù)據(jù)，這種情況叫做總線競(jìng)爭(zhēng)。I2C總線具有多主控能力，可以對(duì)發(fā)生在SDA線上的總線競(jìng)爭(zhēng)進(jìn)行仲裁，其仲裁原則是這樣的：當(dāng)多個(gè)主器件同時(shí)想占用總線時(shí)，如果某個(gè)主器件發(fā)送高電平，而另一個(gè)主器件發(fā)送低電平，則發(fā)送電平與此時(shí)SDA總線電平不符的那個(gè)器件將自動(dòng)關(guān)閉其輸出級(jí)?？偩€競(jìng)爭(zhēng)的仲裁是在兩個(gè)層次上進(jìn)行的。首先是地址位的比較，如果主器件尋址同一個(gè)從器件，則進(jìn)入數(shù)據(jù)位的比較，從而確保了競(jìng)爭(zhēng)仲裁的可靠性。由于是利用I2C總線上的信息進(jìn)行仲裁，因此不會(huì)造成信息的丟失。

6. I2C總線接口器件目前在視頻處理、移動(dòng)通信等領(lǐng)域采用I2C總線接口器件已經(jīng)比較普遍。另外，通用的I2C總線接口器件，如帶I2C總線的單片機(jī)、RAM、ROM、A/D、D/A、LCD驅(qū)動(dòng)器等器件，也越來(lái)越多地應(yīng)用于計(jì)算機(jī)及自動(dòng)控制系統(tǒng)中。

AT24C02是美國(guó)ATMEL公司的低功耗CMOS串行EEPROM，它是內(nèi)含256×8位存儲(chǔ)空間，具有工作電壓寬（2.5～5.5V）、擦寫(xiě)次數(shù)多（大于10000次）、寫(xiě)入速度快（小于10ms）等特點(diǎn)。下面是它的電路圖。

圖中AT24C02的1、2、3腳是三條地址線，用于確定芯片的硬件地址。在AT89C51試驗(yàn)開(kāi)發(fā)板上它們都接地，第8腳和第4腳分別為正、負(fù)電源。第5腳SDA為串行數(shù)據(jù)輸入/輸出，數(shù)據(jù)通過(guò)這條雙向I2C總線串行傳送，在AT89C51試驗(yàn)開(kāi)發(fā)板上和單片機(jī)的P3.5連接。第6腳SCL為串行時(shí)鐘輸入線，在AT89C51試驗(yàn)開(kāi)發(fā)板上和單片機(jī)的P3.6連接。SDA和SCL都需要和正電源間各接一個(gè)5.1K的電阻上拉。第7腳需要接地。

24C02中帶有片內(nèi)地址寄存器。每寫(xiě)入或讀出一個(gè)數(shù)據(jù)字節(jié)后，該地址寄存器自動(dòng)加1，以實(shí)現(xiàn)對(duì)下一個(gè)存儲(chǔ)單元的讀寫(xiě)。所有字節(jié)均以單一操作方式讀取。為降低總的寫(xiě)入時(shí)間，一次操作可寫(xiě)入多達(dá)8個(gè)字節(jié)的數(shù)據(jù)。

;這是將0600H地址中以下的8個(gè)數(shù)據(jù)寫(xiě)到24C02的01H為首址單元中去的匯編程序

ORG 0000H

SCL BIT P3.4;定義24C02的串行時(shí)鐘線

SDA BIT P3.5;定義24C02的串行數(shù)據(jù)線

LJMP START

START:LCALL STAR;調(diào)用

MOV R2，#08H;一個(gè)數(shù)據(jù)有8位

MOV DPTR，#0600H;定義源數(shù)據(jù)的位置

LOOP:MOV A，#00H

MOVC A，@A+DPTR

LCALL SDATA

LCALL ACK

JC LOOP

INC DPTR

DJNZ R2，LOOP

LCALL STOP;調(diào)用停止子程序

STAR:SETB SDA

SETB SCL

NOP

NOP

NOP

NOP

CLR SDA

NOP

NOP

NOP

NOP

CLR SCL

RET

SDATA:MOV R0，#08H

LOOP0:RLC A

MOV SDA，C

NOP

NOP

SETB SCL

NOP

NOP

NOP

NOP

CLR SCL

DJNZ R0，LOOP0

RET

ACK:SETB SDA

NOP

NOP

SETB SCL

NOP

NOP

NOP

NOP

MOV C，SDA

CLR SCL

RET

STOP:CLR SDA

NOP

NOP

NOP

NOP

SETB SCL

NOP

NOP

NOP

NOP

SETB SDA

NOP

NOP

NOP

NOP

RET

ORG 0600H

DB 0A0H，10H，01H，02H，03H，04H，05H，06H

END

讀寫(xiě)子程序如下：

;寫(xiě)串行E2PROM子程序EEPW

; R3=10100000（命令1010+器件3位地址+讀/寫(xiě)。 器件地址一個(gè)芯片，是000）

; （R4）=片內(nèi)字節(jié)地址

; （R1）=欲寫(xiě)數(shù)據(jù)存放地址指針

; （R7）=連續(xù)寫(xiě)字節(jié)數(shù)n

EEPW： MOVP1，#0FFH

CLRP1.0;發(fā)開(kāi)始信號(hào)

MOVA，R3;送器件地址

ACALL SUBS

MOVA，R4;送片內(nèi)字節(jié)地址

ACALLSUBS

AGAIN： MOVA，@R1

ACALL SUBS;調(diào)發(fā)送單字節(jié)子程序INC R1

DJNZR7，AGAIN;連續(xù)寫(xiě)n個(gè)字節(jié)

CLR P1.0;SDA置0， 準(zhǔn)備送停止信號(hào)

ACALLDELAY ;延時(shí)以滿足傳輸速率要求

SETB P1.1 ;發(fā)停止信號(hào)

ACALLDELAY

SETB P1.0

RET

SUBS： MOVR0，#08H ;發(fā)送單字節(jié)子程序

LOOP： CLRP1.1

RLCA

MOVP1.0，C

NOP

SETBP1.1

ACALL DELAY

DJNZR0，LOOP ;循環(huán)8次送8個(gè)bit

CLRP1.1

ACALL DELAY

SETBP1.1

REP： MOVC，P1.0

JCREP;判應(yīng)答到否，未到則等待

CLR P1.1

RET

DELAY： NOP

NOP

RET

;讀串行E2PROM子程序EEPR

;（R1）=欲讀數(shù)據(jù)存放地址指針

;; R3=10100001（命令1010+器件3位地址+讀/寫(xiě)。 器件地址一個(gè)芯片，是000）

;（R4）=片內(nèi)字節(jié)地址

;（R7）=連續(xù)讀字節(jié)數(shù)

EEPR： MOVP1，#0FFH

CLRP1.0;發(fā)開(kāi)始信號(hào)

MOVA，R3;送器件地址

ACALL SUBS ;調(diào)發(fā)送單字節(jié)子程序

MOVA，R4;送片內(nèi)字節(jié)地址

ACALL SUBS

MOVP1，#0FFH

CLRP1.0;再發(fā)開(kāi)始信號(hào)

MOVA，R3

SETBACC.0;發(fā)讀命令

ACALL SUBS

MORE： ACALL SUBR

MOV@R1，A

INCR1

DJNZ R7，MORE

CLRP1.0

ACALL DELAY

SETB P1.1

ACALL DELAY

SETBP1.0 ;送停止信號(hào)

RET

SUBR： MOV R0，#08H ;接受單字節(jié)子程序

LOOP2： SETB P1.1

ACALL DELAY

MOVC，P1.0

RLCA

CLRP1.1

ACALL DELAY

DJNZ R0，LOOP2

CJNE R7，#01H，LOW

SETB P1.0;若是最后一個(gè)字節(jié)置A=1

AJMP SETOK

LOW： CLRP1.0;否則置A=0

SETOK： ACALL DELAY

SETB P1.1

ACALL DELAY

CLRP1.1

ACALL DELAY

SETBP1.0;應(yīng)答畢，SDA置1

RET

程序中多處調(diào)用了DELAY子程序（僅兩條NOP指令），這是為了滿足I2C總線上數(shù)據(jù)傳送速率的要求，只有當(dāng)SDA數(shù)據(jù)線上的數(shù)據(jù)穩(wěn)定下來(lái)之后才能進(jìn)行讀寫(xiě)（即SCL線發(fā)出正脈沖）。另外，在讀最后一數(shù)據(jù)字節(jié)時(shí)，置應(yīng)答信號(hào)為“1”，表示讀操作即將完成。