chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Laplacian算子的FPGA實(shí)現(xiàn)方法

姚小熊27 ? 來源:電路城論壇 ? 作者:Casper.T ? 2020-06-16 17:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在圖像處理系統(tǒng)中常需要對(duì)圖像進(jìn)行預(yù)處理。由于圖像處理的數(shù)據(jù)量大,對(duì)于實(shí)時(shí)性要求高的系統(tǒng), 采用軟件實(shí)現(xiàn)通常難以滿足實(shí)時(shí)性的要求。AlteraQuartusⅡ作為一種可編程邏輯的設(shè)計(jì)環(huán)境,由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口,越來越受 到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。QuartusⅡ支持Altera的IP核,包含了LPM/Megafunctions宏功能模塊庫,設(shè)計(jì)者只需要選取設(shè)置這些 功能模塊的相關(guān)參數(shù)就可以在程序中調(diào)用,從而使用戶可以充分利用成熟的模塊,大大簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性,加快了設(shè)計(jì)速度。

拉普拉斯算子是一種重要的圖像增強(qiáng)算子,它是一種各向同性濾波器,即濾波器的響應(yīng)與濾波器作用圖像的突變方向無關(guān),而且實(shí)現(xiàn)簡(jiǎn)單,被廣泛用于圖像銳化和高頻增強(qiáng)等算法中。在此,提出一種使用QuartusⅡ開發(fā)環(huán)境的Megafunctions功能模塊實(shí)現(xiàn)拉普拉斯算子的方案,可以做到實(shí)時(shí)增強(qiáng)圖像的高頻細(xì)節(jié)。

1 、Laplacian算子介紹拉普拉斯算子是各向同性線性算子,二元函數(shù)f(x,y)的拉普拉斯變換定義為:

Laplacian算子的FPGA實(shí)現(xiàn)方法

基本高通濾波模板中所有系數(shù)的和為0,如果在模板所覆蓋的區(qū)域內(nèi)像素的灰度值都相同或者灰度值的變化較為緩慢.則模板的輸出為0或輸出很小。人們常用的高通提升濾波方法,就是將原圖像乘以一個(gè)放大因子A,再減去低通濾波圖像。高通提升濾波可以表示為: 高通提升濾波圖像=A×原圖像-低通濾波圖像=(A-1)×原圖像+原圖像-低通濾波圖像=(A-1)×原圖像+高通濾波圖像

Laplacian算子的FPGA實(shí)現(xiàn)方法

即:

式中:當(dāng)A=1時(shí),高通提升濾波就是基本的高通濾波;當(dāng)A》1時(shí),部分原圖像被加到高通濾波的結(jié)果上,這就恢復(fù)了部分高通濾波中丟失的低頻成分。因此,經(jīng)過高通提升濾波的圖像與原圖像更加相像,同時(shí)又對(duì)圖像的邊緣進(jìn)行了增強(qiáng)。進(jìn)行模板卷積的主要步驟為:

(1)將模板在圖中漫游,并將模板中心與圖中某個(gè)像素位置重合;

(2)將模板上系數(shù)與模板下對(duì)應(yīng)像素相乘;

(3)將所有乘積相加;

(4)將和(模板的輸出響應(yīng))賦給圖中對(duì)應(yīng)模板中心位置的像素。當(dāng)模板遍歷圖像中的每個(gè)像素就得到圖像濾波結(jié)果。實(shí)現(xiàn)Laplacian高通提升濾波的模板如圖1所示。

Laplacian算子的FPGA實(shí)現(xiàn)方法

文獻(xiàn)[2]的實(shí)驗(yàn)證明,使用圖1(a)所示掩模能得到更好的銳化效果,所以在硬件實(shí)現(xiàn)時(shí)使用該掩模。實(shí)驗(yàn)中取A=1。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1654

    文章

    22276

    瀏覽量

    629919
  • Laplacian
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    7040
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何使用FPGA實(shí)現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA實(shí)現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過Verilog語言進(jìn)行編程設(shè)計(jì)。SRIO作為一種高速、低延遲的串行互連技術(shù),在高性能計(jì)算和嵌入式系統(tǒng)中廣
    的頭像 發(fā)表于 11-12 14:38 ?4704次閱讀
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>SRIO通信協(xié)議

    如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。在FPGA實(shí)現(xiàn)SRAM讀寫測(cè)試,包括設(shè)計(jì)SRA
    的頭像 發(fā)表于 10-22 17:21 ?3930次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實(shí)現(xiàn)</b>SRAM的讀寫測(cè)試

    FPGA測(cè)試DDR帶寬跑不滿的常見原因及分析方法

    FPGA 中測(cè)試 DDR 帶寬時(shí),帶寬無法跑滿是常見問題。下面我將從架構(gòu)、時(shí)序、訪問模式、工具限制等多個(gè)維度,系統(tǒng)梳理導(dǎo)致 DDR 帶寬跑不滿的常見原因及分析方法。
    的頭像 發(fā)表于 10-15 10:17 ?513次閱讀

    深入解析面向不同市場(chǎng)的多樣化Arm計(jì)算子系統(tǒng)

    如果你曾基于 Arm 技術(shù)開發(fā)過產(chǎn)品,很大機(jī)會(huì)已經(jīng)感受到了 Arm 計(jì)算子系統(tǒng) (Arm Compute Subsystems, Arm CSS) 所帶來的強(qiáng)勁性能。
    的頭像 發(fā)表于 09-06 14:09 ?769次閱讀
    深入解析面向不同市場(chǎng)的多樣化Arm計(jì)<b class='flag-5'>算子</b>系統(tǒng)

    基于Matlab與FPGA的雙邊濾波算法實(shí)現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對(duì)邊緣的保持比前幾個(gè)好很多,當(dāng)然實(shí)現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與FPGA設(shè)計(jì)實(shí)現(xiàn)雙邊
    的頭像 發(fā)表于 07-10 11:28 ?4043次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊濾波算法<b class='flag-5'>實(shí)現(xiàn)</b>

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    本設(shè)計(jì)中,計(jì)劃實(shí)現(xiàn)對(duì)文件的壓縮及解壓,同時(shí)優(yōu)化壓縮中所涉及的信號(hào)處理和計(jì)算密集型功能,實(shí)現(xiàn)對(duì)其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA實(shí)現(xiàn)該算法時(shí),可
    的頭像 發(fā)表于 07-10 11:09 ?2058次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    如何使用USB中斷傳輸方法訪問FPGA

    我目前正在設(shè)計(jì)一個(gè)可以通過 CY7C65216 從 Windows PC 訪問 FPGA 的單元。 我正在考慮使用USB中斷傳輸方法訪問FPGA。 這可能嗎? 如果有,是否有任何示例軟件程序(驅(qū)動(dòng)程序、應(yīng)用程序)可供我參考? 我
    發(fā)表于 05-19 06:04

    基于易靈思國(guó)產(chǎn)FPGA Ti60F225 實(shí)現(xiàn)6目同步1080P實(shí)時(shí)成像系統(tǒng)

    基于FPGA實(shí)現(xiàn)單目的采集,并沒有什么難的。 但基于FPGA實(shí)現(xiàn)多目的同步采集→存儲(chǔ)→顯示,就不是那么好做了。
    的頭像 發(fā)表于 03-04 12:00 ?2485次閱讀
    基于易靈思國(guó)產(chǎn)<b class='flag-5'>FPGA</b> Ti60F225 <b class='flag-5'>實(shí)現(xiàn)</b>6目同步1080P實(shí)時(shí)成像系統(tǒng)

    FPGA上的圖像處理算法集成與優(yōu)化

    、Tophat形態(tài)學(xué)濾波、RAW8轉(zhuǎn)RGB888、彩色圖像均值濾波、Alpha背景疊加、直方圖灰度拉伸算法以及自動(dòng)白平衡算法。每種算法都提供了實(shí)現(xiàn)方法和相關(guān)公式,涵蓋了圖像處理的核心概念和技術(shù)。 1、RG/GB單通道提取,采用2x2陣列 其
    的頭像 發(fā)表于 02-14 13:46 ?1130次閱讀
    <b class='flag-5'>FPGA</b>上的圖像處理算法集成與優(yōu)化

    ADS8361 fpga如何實(shí)現(xiàn)

    ADS8361項(xiàng)目中用到ADS8361,Verilog或者vhdl語言怎么實(shí)現(xiàn)對(duì)ad的讀寫?? ADS8361的誤差有多少?我用FPGA寫的誤差有30mv,什么原因?求賜教
    發(fā)表于 01-20 06:15

    使用IP核和開源庫減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入I
    的頭像 發(fā)表于 01-15 10:47 ?1142次閱讀
    使用IP核和開源庫減少<b class='flag-5'>FPGA</b>設(shè)計(jì)周期

    利用FPGA實(shí)現(xiàn)USB 2.0通信接口

    USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部實(shí)現(xiàn)USB
    的頭像 發(fā)表于 12-30 13:59 ?3756次閱讀
    利用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>USB 2.0通信接口

    基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

    簡(jiǎn)單,單采用FPGA實(shí)現(xiàn)直方圖的統(tǒng)計(jì)就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片,可以使用HLS來進(jìn)行圖像的加速處理。但這暫時(shí)不是我的重點(diǎn)。 用C語言實(shí)現(xiàn)直方圖統(tǒng)計(jì):u
    的頭像 發(fā)表于 12-24 10:24 ?1191次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>圖像直方圖設(shè)計(jì)

    FPGA驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

    概述:?利用FPGA實(shí)現(xiàn)AD芯片的時(shí)序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對(duì)時(shí)序圖的實(shí)現(xiàn),掌握時(shí)序圖轉(zhuǎn)換Verilog硬件描述
    的頭像 發(fā)表于 12-17 15:27 ?1504次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動(dòng)AD芯片之<b class='flag-5'>實(shí)現(xiàn)</b>與芯片通信

    Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南

    Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog測(cè)試平臺(tái)設(shè)計(jì)方法及Verilog FPGA
    的頭像 發(fā)表于 12-17 09:50 ?1552次閱讀