羅鎮(zhèn)球指出，臺(tái)積電2017年上半年推出7nm工藝，在2018年4月宣布7nm工藝生產(chǎn)線投入量產(chǎn)，在同年10月完成了7nmEUV流片。2018年，臺(tái)積電7納米量產(chǎn)，2020年進(jìn)入量產(chǎn)的第三年，7納米制程已有140個(gè)以上的產(chǎn)品做批量生產(chǎn)，臺(tái)積電預(yù)計(jì)產(chǎn)品數(shù)字到2020年底超過200。

2019年，臺(tái)積電在7nm基礎(chǔ)上結(jié)合了EUV的技術(shù)，創(chuàng)造了一個(gè)新的工藝節(jié)點(diǎn)，叫6nm，是7nm工藝的延伸和擴(kuò)展。6nm工藝也有EUV極紫外光刻技術(shù)，相比7nm+(N7+)增加了一個(gè)極紫外光刻層，同時(shí)相比7nm(N7)可將晶體管密度提升18%。到目前，臺(tái)積電7納米全球出貨超過10億顆芯片，應(yīng)用領(lǐng)域包括CPU、GPU、通訊領(lǐng)域以及AI領(lǐng)域。

臺(tái)積電技術(shù)持續(xù)不斷向前推進(jìn)，小步快走的發(fā)展模式。羅鎮(zhèn)球表示，2020年第三季度量產(chǎn)的5納米的良率，遠(yuǎn)遠(yuǎn)好于三年前的7納米。據(jù)悉，目前的臺(tái)積電5nm產(chǎn)能是6萬片晶圓/月，南科工業(yè)園的Fab 18工廠P3工程將于今年第四季度量產(chǎn)，2021年第二季度P4工程還會(huì)進(jìn)一步增加約1.7萬片晶圓/月。隨著這些工廠的擴(kuò)產(chǎn)，臺(tái)積電的5nm產(chǎn)能將從目前的6萬片晶圓/月，提升到接近11萬片/月。

羅鎮(zhèn)球還透露，臺(tái)積電將推出4nm工藝，芯片的性能、能效和晶體管密度會(huì)有進(jìn)一步的提升，滿足更多產(chǎn)品的需求。4nm工藝將在2021年四季度開始風(fēng)險(xiǎn)試產(chǎn)，2022年大規(guī)模量產(chǎn)。3nm工藝也在開發(fā)中，羅鎮(zhèn)球表示，同第一代的5nm工藝相比，3nm工藝將使芯片的性能提升15%，能耗降低30%，晶體管的密度提升70%。2022年3nm工藝產(chǎn)品可以大規(guī)模量產(chǎn)。

為什么先進(jìn)工藝可以持續(xù)不斷推進(jìn)？羅鎮(zhèn)球分析說，大家看重光刻機(jī)，除了光刻機(jī)之外還有很多技術(shù)在持續(xù)不斷推進(jìn)，光刻機(jī)只解決面積問題，材料可以解決材料和功耗問題。比如石墨烯出現(xiàn)后，臺(tái)積電發(fā)現(xiàn)2D的原材料可行，芯片可以做得越來越薄，面積越來越小，當(dāng)電子移動(dòng)速度可以越來越快，當(dāng)然可以不斷推進(jìn)半導(dǎo)體性能越來越好，功耗越來越低，面積越來越小。未來我們會(huì)推出2nm工藝和1nm工藝，工藝技術(shù)進(jìn)步的空間還是比較大。

羅鎮(zhèn)球說，臺(tái)積電在7年前推出先進(jìn)封裝，就是把芯片阻隔起來之后再放到基板上?，F(xiàn)在的先進(jìn)封裝往前推進(jìn)，已經(jīng)分成前段的3D封裝和后段的3D封裝?！耙粋€(gè)5nm芯片可以放入100億顆晶體管，采用先進(jìn)的3D封裝就可以實(shí)現(xiàn)。先進(jìn)封裝可以讓工程師的IC設(shè)計(jì)變得更有效率。小芯片做異構(gòu)集成，對未來產(chǎn)生的變化非常大。”

在羅鎮(zhèn)球看來，先進(jìn)工藝是在芯片上，用戶要感受到芯片的功能必須要有特殊工藝，臺(tái)積電擁有完整的特殊制程技術(shù)。包括MEMS、CMOS影響傳感器、射頻、BCD power，NVM（Non-Volatile Memory）。羅鎮(zhèn)球認(rèn)為，特殊工藝在實(shí)現(xiàn)人機(jī)交互、人類感知和動(dòng)作方面扮演關(guān)鍵角色。

為了應(yīng)對物聯(lián)網(wǎng)邊緣設(shè)備低功耗的要求，臺(tái)積電開發(fā)了N12e工藝技術(shù)，在沒有犧牲速度和邏輯密度前提下，進(jìn)一步提高效率，N12e在智能物聯(lián)、移動(dòng)設(shè)備和其他產(chǎn)品應(yīng)用帶來更多改變。

一個(gè)系統(tǒng)級產(chǎn)品做出來必須要有各種不同功能的芯片，如果在一個(gè)歸口上實(shí)現(xiàn)成本很高，而且可能無法實(shí)現(xiàn)，一開始設(shè)計(jì)就把不同的功能切割好之后再在不同的工藝平臺(tái)做設(shè)計(jì)，再用最先進(jìn)的工藝阻隔起來，這就是一個(gè)最有效而且成本最低的結(jié)果，而且先進(jìn)的封裝是持續(xù)讓摩爾定律能夠往前推進(jìn)的助力。原因是什么？不同的高度可以堆疊不同層數(shù)的芯片，這樣單位體積能夠容納數(shù)就越來越高。

TSMC展示的SoIC技術(shù)一個(gè)關(guān)鍵創(chuàng)新就是無須bump，只要將兩塊要堆疊的芯片的銅互聯(lián)做部分裸露并對準(zhǔn)，之后即可通過熱處理工藝完成兩塊芯片的電路連接。這樣一來，兩塊堆疊芯片之間的走線密度以及信號傳輸功耗都可以大大改善。

羅鎮(zhèn)球最后分析說，臺(tái)積電的綠色制造分為三大環(huán)節(jié)：第一、用的能耗要最小，第二、廢氣排放量最低，使用水資源要最小，另外排放出來的廢氣物處理以及數(shù)量要足夠降低，這些都是臺(tái)積電持續(xù)不斷努力的目標(biāo)。臺(tái)積電臺(tái)灣工廠，在單位面積里臺(tái)積電使用能源最小，排出氣體最小的，用水量是最小的，臺(tái)積電工廠排出的廢氣物比其他先進(jìn)國家和地區(qū)都少很多。

本文由電子發(fā)燒友網(wǎng)原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。如需轉(zhuǎn)載，請?zhí)砑游⑿盘杄lecfans999。