來源:半導體行業(yè)觀察
位于加利福尼亞州弗里蒙特的MRAM初創(chuàng)公司Spin Memory表示,它已經(jīng)開發(fā)出一種晶體管,可以大大縮小MRAM和電阻性RAM的尺寸。據(jù)該公司稱,該設(shè)備還可以克服DRAM中一個名為Row Hammer的頑固安全漏洞。
Spin Memory的垂直環(huán)繞柵晶體管可以縮小MRAM和RRAM存儲單元。
Spin Memory將設(shè)備稱為“通用選擇器”(Universal Selector)。在存儲器單元中,選擇器是用于訪問所述存儲器元件——MRAM中的一個磁隧道結(jié)。也是RRAM的一種電阻材料RRAM,也就是DRAM的電容器。這些通常內(nèi)置于硅的主體中,而存儲元件則構(gòu)造在其上方。使選擇器更小并簡化與選擇器接觸的互連的布局,可以使存儲單元更緊湊。
一般而言,晶體管是在硅平面的水平上構(gòu)建的。當設(shè)備開啟時,電流流過源極和漏極之間的溝道區(qū)域。通用選擇器使該幾何體傾斜90度。源極在底部與埋在硅中的導體相連,溝道區(qū)域是垂直的硅柱,漏極在頂部。柵極是器件中控制電荷流動的部分,四周圍繞著溝道區(qū)離子。
“通用選擇器”就像普通的晶體管一樣,但是傾斜了90度。存儲元件(通常為MRAM)連接到設(shè)備上方的漏極。
這種垂直的gate-all-around 器件類似于用于制造當今的多層NAND閃存存儲芯片的器件。但是Spin Memory的設(shè)備僅跨越一層,并且被調(diào)整為在低得多的電壓下運行。
據(jù)該公司稱,這種垂直設(shè)備將使DRAM陣列密度提高20%至35%,并使制造商可以在同一區(qū)域內(nèi)將多達MRAM或RRAM存儲器的容量提高五倍。
選擇器是Spin Memory正在開發(fā)的三項發(fā)明中的一部分,以促進MRAM的采用。另外兩個是改進的磁隧道結(jié),以及一種電路設(shè)計,這些都可以提高MRAM的耐用性和讀寫速度,并消除錯誤源。該公司產(chǎn)品開發(fā)高級副總裁Jeff Lewis表示,這種結(jié)合將使MRAM的性能達到與SRAM(當今CPU和其他處理器中嵌入的超快存儲器)相當?shù)乃健?/p>
使用“通用選擇器”可以實現(xiàn)更緊湊的存儲單元設(shè)計。
Lewis說:“由于其已知的猥瑣問題,將SRAM用作主要的片上存儲器正成為問題?!?由于MRAM只是一個晶體管和一個磁性隧道結(jié),因此有一天可以比由六個晶體管組成的SRAM具有更高的密度優(yōu)勢。更重要的是,與SRAM不同,即使在存儲單元沒有電源的情況下,MRAM也會保留其數(shù)據(jù)。但是,目前,MRAM單元比SRAM大得多。“我們的主要目標之一是為MRAM設(shè)計一個較小的單元,以使其作為SRAM替代品具有更大的吸引力?!?/p>
有了DRAM(計算機選擇的主要內(nèi)存),通用選擇器具有一個有趣的副作用:它應使內(nèi)存不受 Row Hammer的影響。當一行DRAM單元快速充電和放電時,會發(fā)生此漏洞。(基本上,以極高的速率翻轉(zhuǎn)位。)此操作產(chǎn)生的雜散電荷可以遷移到相鄰的單元格行,從而破壞該位的位。
Row Hammer是DRAM可靠性和安全性的主要問題之一,長期以來一直困擾著存儲器行業(yè)。作為DRAM長期以來的主要干擾問題,隨著單元的縮小, Row Hammer.只會成為一個更大的問題,” 思科系統(tǒng)公司設(shè)備可靠性專家Charles Slayman說。
而據(jù)劉易斯稱,由于晶體管通道位于硅主體之外,因此該新器件不受此問題的影響,因此它與漂移電荷隔離。他說:“這是排除Row Hammer的根本原因。”
為了在DRAM中使用,可能必須將設(shè)備縮小很多。但是改善MRAM是近期目標。這將涉及優(yōu)化驅(qū)動電流和設(shè)備其他方面的強度。
來源:半導體行業(yè)觀察
原文標題:熱點 | 取代SRAM,MRAM又走近了一步!
文章出處:【微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
-
sram
+關(guān)注
關(guān)注
6文章
796瀏覽量
116817 -
晶體管
+關(guān)注
關(guān)注
77文章
10091瀏覽量
144686 -
MRAM
+關(guān)注
關(guān)注
1文章
236瀏覽量
32698
原文標題:熱點 | ?取代SRAM,MRAM又走近了一步!
文章出處:【微信號:wc_ysj,微信公眾號:旺材芯片】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
多值電場型電壓選擇晶體管結(jié)構(gòu)
半導體存儲芯片核心解析
下一代高速芯片晶體管解制造問題解決了!
多值電場型電壓選擇晶體管結(jié)構(gòu)
晶體管電路設(shè)計(下)
RRAM存儲,從嵌入顯示驅(qū)動到存算一體
Nexperia共源共柵氮化鎵(GaN)場效應晶體管的高級SPICE模型

互補場效應晶體管的結(jié)構(gòu)和作用

日本開發(fā)出用于垂直晶體管的8英寸氮化鎵單晶晶圓
【半導體存儲】關(guān)于NAND Flash的一些小知識
EEPROM存儲器的工作原理 EEPROM與FLASH存儲器的比較
晶體管與場效應管的區(qū)別 晶體管的封裝類型及其特點
3D-NAND浮柵晶體管的結(jié)構(gòu)解析

評論