電磁干擾（EMI）是電磁能，它通過輻射或感應(yīng)干擾電子設(shè)備中的信號。從收音機上的靜電到手機靠近音頻設(shè)備時聽到的嗡嗡聲，電磁干擾一直在我們身邊。

要產(chǎn)生EMI，您所需要的只是能量和天線。電子設(shè)備基本上是充滿電磁能的電路板。您所需要的只是跨能量源的偶極子，并且您的天線可以輻射EMI。此外，由于EMI輻射會影響我們周圍世界中的關(guān)鍵電子設(shè)備，例如飛機上的設(shè)備，因此在產(chǎn)品投放市場之前，您必須通過EMI / EMC法規(guī)和標(biāo)準。讓我們深入探討可用于降低PCB設(shè)計中EMI的常用技術(shù)。

接地

在許多方面，接地層都是抵御EMI產(chǎn)生的那種噪聲的第一道防線，因為電路至少需要浮地才能工作。用教科書中的水類比法，如果電路中的電流像是一系列水管中的水，則接地層就像是一大盆水。當(dāng)水倒入盆地時，會形成波紋。這些漣漪很容易被大盆地吸收，但是如果盆地較小，它們會停留更長的時間并在水池壁周圍反彈。

在PCB中，接地層在那里提供0伏參考線到電源接地端子，用于電路的返回路徑。但是，與盆地不同，制造“波紋”時會產(chǎn)生噪聲，偶極子會形成，整個電路板會變成天線。這就是為什么接地層（PCB中的銅箔層）要占據(jù)電路板盡可能多的橫截面的原因。要降低整個板上的EMI，就要從有效利用接地層開始。減少地面電磁干擾的一些常見最佳做法包括：

l使用多層板。地平面太小？添加另一層可以為您提供更多關(guān)于如何處理板上高速走線的選擇。差分對產(chǎn)生串?dāng)_？將它們放在降低噪音的內(nèi)層中。

l小心使用分開的接地層。如果要分開接地層，請確保有充分的理由，例如分開模擬和數(shù)字接地以避免噪聲耦合，因為分開的接地層可以充當(dāng)縫隙天線并輻射。

l僅在單個點連接分離的接地平面。您擁有的公共接地連接越多，創(chuàng)建的環(huán)路就越多，您的設(shè)計將輻射出更多的EMI。

l將旁路或去耦電容器連接至接地層。如果您的設(shè)計中有這些，則可以通過將它們接地來減少返回電流路徑，從而減小環(huán)路的尺寸，從而減小輻射。只是要確保不要在電源層和無關(guān)的接地層之間連接旁路電容器，否則會引起電容性耦合。

走線布局

跡線是電路板上的導(dǎo)電路徑，在電路處于活動狀態(tài)時會包含流動的電子，這意味著它們只是彎曲或與創(chuàng)建全輻射天線交叉。

跟蹤布局的常見最佳做法包括：

l避免銳角直角彎曲。電容在45°角區(qū)域增加，從而改變了特性阻抗并導(dǎo)致反射。圓角直角可以緩解這種情況。

l將信號分開。將高速走線（例如時鐘信號）與低速信號分開，模擬信號與數(shù)字信號分開。

l使返回路徑短。

l差分走線的走線應(yīng)盡可能靠近。這增加了耦合系數(shù)，使受影響的噪聲進入共模，這對于差分輸入級來說問題較少。

l明智地使用過孔。通孔是必需的，因為它們使您可以在布線時利用電路板上的多層。設(shè)計人員必須意識到，他們在混頻中增加了自己的電感和電容效應(yīng)，并且由于特性阻抗的變化會產(chǎn)生反射。

l避免在差分走線中使用過孔。如有必要，請使用兩個通孔共享的橢圓形抗焊盤，以減少寄生電容。

組件安排

電子元器件是電子電路的基礎(chǔ)。注意每個組件的EMI影響可導(dǎo)致更好的PCB設(shè)計。組件布局的最佳做法包括：

l將模擬電路與數(shù)字電路分開。與走線一樣，AC和DC電路應(yīng)分開放置，以避免串?dāng)_和其他問題。屏蔽，利用多層優(yōu)勢以及使用單獨的接地都是可行的選擇。

l隔離高速組件。組件越快越小，EMI越大。通過屏蔽和濾波來緩解CPU和GPU中高頻時鐘的自然EMI效應(yīng)。

EMI屏蔽

某些組件將不可避免地產(chǎn)生EMI，這是可以的。我們可以用法拉第籠將它們屏蔽，這是一種由導(dǎo)電材料制成的外殼，其厚度足以阻擋RF波。盡管理想的法拉第籠應(yīng)該是沒有開口的導(dǎo)電外殼，但實際上我們使用的是由金屬或?qū)щ娕菽瞥傻暮凶樱ǚQ為墊圈）。

降低下一個PCB設(shè)計中的EMI

在板上布置走線和過孔的方式中意外地創(chuàng)建天線太容易了。再加上對更高時鐘速度的不斷增長的需求，您開始意識到為什么降低EMI比以往任何時候都更為重要。準備好將這些EMI降低技巧中的一些技巧融入您的下一個設(shè)計中了嗎？