chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

降低PCB設(shè)計中EMI的技術(shù)

PCB設(shè)計 ? 2020-09-18 22:02 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

電磁干擾(EMI)是電磁能,它通過輻射或感應干擾電子設(shè)備中的信號。從收音機上的靜電到手機靠近音頻設(shè)備時聽到的嗡嗡聲,電磁干擾一直在我們身邊。

要產(chǎn)生EMI,您所需要的只是能量和天線。電子設(shè)備基本上是充滿電磁能的電路板。您所需要的只是跨能量源的偶極子,并且您的天線可以輻射EMI。此外,由于EMI輻射會影響我們周圍世界中的關(guān)鍵電子設(shè)備,例如飛機上的設(shè)備,因此在產(chǎn)品投放市場之前,您必須通過EMI / EMC法規(guī)和標準。讓我們深入探討可用于降低PCB設(shè)計中EMI的常用技術(shù)。

接地

在許多方面,接地層都是抵御EMI產(chǎn)生的那種噪聲的第一道防線,因為電路至少需要浮地才能工作。用教科書中的水類比法,如果電路中的電流像是一系列水管中的水,則接地層就像是一大盆水。當水倒入盆地時,會形成波紋。這些漣漪很容易被大盆地吸收,但是如果盆地較小,它們會停留更長的時間并在水池壁周圍反彈。

PCB中,接地層在那里提供0伏參考線到電源接地端子,用于電路的返回路徑。但是,與盆地不同,制造“波紋”時會產(chǎn)生噪聲,偶極子會形成,整個電路板會變成天線。這就是為什么接地層(PCB中的銅箔層)要占據(jù)電路板盡可能多的橫截面的原因。要降低整個板上的EMI,就要從有效利用接地層開始。減少地面電磁干擾的一些常見最佳做法包括:

l使用多層板。地平面太???添加另一層可以為您提供更多關(guān)于如何處理板上高速走線的選擇。差分對產(chǎn)生串擾?將它們放在降低噪音的內(nèi)層中。

l小心使用分開的接地層。如果要分開接地層,請確保有充分的理由,例如分開模擬和數(shù)字接地以避免噪聲耦合,因為分開的接地層可以充當縫隙天線并輻射。

l僅在單個點連接分離的接地平面。您擁有的公共接地連接越多,創(chuàng)建的環(huán)路就越多,您的設(shè)計將輻射出更多的EMI。

l將旁路或去耦電容器連接至接地層。如果您的設(shè)計中有這些,則可以通過將它們接地來減少返回電流路徑,從而減小環(huán)路的尺寸,從而減小輻射。只是要確保不要在電源層和無關(guān)的接地層之間連接旁路電容器,否則會引起電容性耦合。

走線布局

跡線是電路板上的導電路徑,在電路處于活動狀態(tài)時會包含流動的電子,這意味著它們只是彎曲或與創(chuàng)建全輻射天線交叉。

跟蹤布局的常見最佳做法包括:

l避免銳角直角彎曲。電容在45°角區(qū)域增加,從而改變了特性阻抗并導致反射。圓角直角可以緩解這種情況。

l將信號分開。將高速走線(例如時鐘信號)與低速信號分開,模擬信號與數(shù)字信號分開。

l使返回路徑短。

l差分走線的走線應盡可能靠近。這增加了耦合系數(shù),使受影響的噪聲進入共模,這對于差分輸入級來說問題較少。

l明智地使用過孔。通孔是必需的,因為它們使您可以在布線時利用電路板上的多層。設(shè)計人員必須意識到,他們在混頻中增加了自己的電感和電容效應,并且由于特性阻抗的變化會產(chǎn)生反射。

l避免在差分走線中使用過孔。如有必要,請使用兩個通孔共享的橢圓形抗焊盤,以減少寄生電容。

組件安排

電子元器件是電子電路的基礎(chǔ)。注意每個組件的EMI影響可導致更好的PCB設(shè)計。組件布局的最佳做法包括:

l將模擬電路與數(shù)字電路分開。與走線一樣,ACDC電路應分開放置,以避免串擾和其他問題。屏蔽,利用多層優(yōu)勢以及使用單獨的接地都是可行的選擇。

l隔離高速組件。組件越快越小,EMI越大。通過屏蔽和濾波來緩解CPUGPU中高頻時鐘的自然EMI效應。

EMI屏蔽

某些組件將不可避免地產(chǎn)生EMI,這是可以的。我們可以用法拉第籠將它們屏蔽,這是一種由導電材料制成的外殼,其厚度足以阻擋RF波。盡管理想的法拉第籠應該是沒有開口的導電外殼,但實際上我們使用的是由金屬或?qū)щ娕菽瞥傻暮凶樱ǚQ為墊圈)。

降低下一個PCB設(shè)計中的EMI

在板上布置走線和過孔的方式中意外地創(chuàng)建天線太容易了。再加上對更高時鐘速度的不斷增長的需求,您開始意識到為什么降低EMI比以往任何時候都更為重要。準備好將這些EMI降低技巧中的一些技巧融入您的下一個設(shè)計中了嗎?

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電路板設(shè)計
    +關(guān)注

    關(guān)注

    1

    文章

    130

    瀏覽量

    17217
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    396

    文章

    4881

    瀏覽量

    93387
  • PCB布線
    +關(guān)注

    關(guān)注

    22

    文章

    472

    瀏覽量

    43261
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3512

    瀏覽量

    6065
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    PCB設(shè)計單點接地與多點接地的區(qū)別與設(shè)計要點

    一站式PCBA加工廠家今天為大家講講PCB設(shè)計的單點接地與多點接地有什么區(qū)別?單點接地與多點接地區(qū)別與設(shè)計要點。在PCB設(shè)計,接地系統(tǒng)的設(shè)計是影響電路性能的關(guān)鍵因素之一。單點接地和
    的頭像 發(fā)表于 10-10 09:10 ?371次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>中</b>單點接地與多點接地的區(qū)別與設(shè)計要點

    技術(shù)資訊 I 如何在 PCB 降低 EMI 并優(yōu)化 EMC?

    本文要點了解EMI與EMC之間的區(qū)別。采用低功耗器件、隔離技術(shù)、PCB防護以及熱管理,減少EMI來源。借助約束管理、信號完整性分析和實時DRC更新等工具,創(chuàng)建
    的頭像 發(fā)表于 06-20 19:01 ?1918次閱讀
    <b class='flag-5'>技術(shù)</b>資訊 I 如何在 <b class='flag-5'>PCB</b> <b class='flag-5'>中</b><b class='flag-5'>降低</b> <b class='flag-5'>EMI</b> 并優(yōu)化 EMC?

    如何通過優(yōu)化元件布局有效降低EMI

    在 “掌握 PCB 設(shè)計EMI 控制” 系列的第二篇文章,我們將深入探討維持低電磁干擾(EMI)的關(guān)鍵概念之一。
    的頭像 發(fā)表于 06-16 16:34 ?4156次閱讀
    如何通過優(yōu)化元件布局有效<b class='flag-5'>降低</b><b class='flag-5'>EMI</b>

    開關(guān)電源的PCB設(shè)計

    工作不穩(wěn)定,發(fā)射出過量的電磁干擾(EMI)。PCB設(shè)計是開關(guān)電源研發(fā)過程中極為重要的步驟和環(huán)節(jié),關(guān)系到開關(guān)電源能否正常工作,生產(chǎn)是否順利進行,使用是否安全等問題。隨著功率半導體器件的發(fā)展和開關(guān)技術(shù)的進步
    發(fā)表于 05-21 16:00

    原理圖和PCB設(shè)計的常見錯誤

    在電子設(shè)計領(lǐng)域,原理圖和PCB設(shè)計是產(chǎn)品開發(fā)的基石,但設(shè)計過程難免遇到各種問題,若不及時排查可能影響電路板的性能及可靠性,本文將列出原理圖和PCB設(shè)計的常見錯誤,整理成一份實用的速
    的頭像 發(fā)表于 05-15 14:34 ?734次閱讀

    PCB設(shè)計:在真實世界里的EMI控制

    內(nèi)容設(shè)計很多EMI基礎(chǔ)知識,是EMI工程師很好的教材,對于其他電子行業(yè)技術(shù)人員了解如何做好EMI設(shè)計也有很大的幫助。 純分享貼,有需要可以直接下載附件獲取文檔! (如果內(nèi)容有幫助
    發(fā)表于 04-19 13:44

    PCB設(shè)計容易遇到的問題

    印制電路板(PCB)設(shè)計是電子產(chǎn)品開發(fā)的關(guān)鍵環(huán)節(jié),其質(zhì)量直接影響產(chǎn)品的性能和可靠性。下面將分享幾個PCB設(shè)計容易遇到的問題,提供其解決方案,希望對小伙伴們有所幫助。
    的頭像 發(fā)表于 04-15 16:20 ?639次閱讀

    SMT貼片前必知!PCB設(shè)計審查全攻

    一站式PCBA打樣工廠今天為大家講講PCB貼片加工廠家對PCB設(shè)計進行審查和確認需關(guān)注哪些問題?SMT貼片加工前的PCB設(shè)計審查流程。在SMT貼片加工,
    的頭像 發(fā)表于 04-07 10:02 ?555次閱讀

    揭秘PCB阻抗在高速信號傳輸的重要性

    一站式PCBA智造廠家今天為大家講講PCB阻抗在PCB設(shè)計和制造的作用有哪些PCB阻抗在PCB設(shè)計和制造
    的頭像 發(fā)表于 02-27 09:24 ?611次閱讀

    PCB設(shè)計全攻略:必備資料與詳細流程解析

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計需要提供的資料及設(shè)計流程有哪些?PCB設(shè)計需要的資料及設(shè)計流程。在電子產(chǎn)品開發(fā)過程,印刷電路板(PCB)的設(shè)計是一個至關(guān)重要的環(huán)節(jié)。一個
    的頭像 發(fā)表于 02-06 10:00 ?969次閱讀

    電子工程師的PCB設(shè)計經(jīng)驗

    本文分享了電子工程師在PCB設(shè)計方面的經(jīng)驗,包括PCB布局、布線、電磁兼容性優(yōu)化等內(nèi)容,旨在幫助初學者掌握PCB設(shè)計的關(guān)鍵技術(shù)。
    的頭像 發(fā)表于 01-21 15:15 ?2025次閱讀

    高速PCB設(shè)計EMI防控手冊:九大關(guān)鍵步驟詳解

    的關(guān)注。據(jù)統(tǒng)計,幾乎60%的EMI問題都可以通過優(yōu)化高速PCB設(shè)計來解決。本文將詳細介紹高速PCB設(shè)計解決EMI問題的九大規(guī)則,幫助工程師們在設(shè)計中有效減少
    的頭像 發(fā)表于 12-24 10:08 ?762次閱讀

    PCB設(shè)計的Stub對信號傳輸?shù)挠绊?/a>

    PCB設(shè)計應盡量減少Stub的存在,或者在無法完全避免Stub的情況下,通過優(yōu)化Stub的長度和幾何形狀來降低它們對信號的影響。
    的頭像 發(fā)表于 12-20 18:28 ?215次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>中</b>的Stub對信號傳輸?shù)挠绊? />    </a>
</div>                              <div   id=

    PCB板EMC/EMI的設(shè)計技巧

    問題,是使系統(tǒng)設(shè)備達到電磁兼容標準最有效、成本最低的手段。本文介紹數(shù)字電路 PCB 設(shè)計EMI 控制技術(shù)。
    發(fā)表于 11-18 15:02 ?9次下載

    PCB設(shè)計中常見的DFM問題

    作為一個PCB設(shè)計師,您需要考慮電氣、結(jié)構(gòu)以及功能的方方面面。除此之外,還得確保PCB在指定的時間內(nèi),以最低的成本且保質(zhì)保量地生產(chǎn)出來。為了滿足以上需求,必須考慮DFM(Designfor Manufacture)的因素,這也是PCB設(shè)
    的頭像 發(fā)表于 10-25 11:46 ?1986次閱讀
    <b class='flag-5'>PCB設(shè)計</b>中常見的DFM問題