01

ADC參數(shù)釋義

1.分辯率(Resolution) 指數(shù)字量變化一個(gè)最小量時(shí)模擬信號(hào)的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數(shù)字信號(hào)的位數(shù)來(lái)表示。

2.轉(zhuǎn)換速率(Conversion Rate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時(shí)間的倒數(shù)。

積分型AD的轉(zhuǎn)換時(shí)間是毫秒級(jí)屬低速AD，逐次比較型AD是微秒級(jí)屬中速AD，全并行/串并行型AD可達(dá)到納秒級(jí)。采樣時(shí)間則是另外一個(gè)概念，是指兩次轉(zhuǎn)換的間隔。為了保證轉(zhuǎn)換的正確完成，采樣速率(Sample Rate)必須小于或等于轉(zhuǎn)換速率。因此有人習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。常用單位是ksps 和Msps，表示每秒采樣千/百萬(wàn)次(kilo/Million Samples per Second。

3. 量化誤差(Quantizing Error)由于AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉(zhuǎn)移特性曲線與無(wú)限分辯率AD (理想AD)的轉(zhuǎn)移特性曲線(直線)之間的最大偏差。通常是1個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為1LSB、 1/2LSB。

4.偏移誤差(Offset Error)輸入信號(hào)為零時(shí)輸出信號(hào)不為零的值，可外接電位器調(diào)至最小。

5.滿刻度誤差(Full Scale Error)滿度輸出時(shí)對(duì)應(yīng)的輸入信號(hào)與理想輸入信號(hào)值之差。

6.微分非線性 (Differential nonlinearity， DNL) ADC相鄰兩刻度之間最大的差異。

7.積分非線性 (Integral nonlinearity， INL)表示了ADC器件在所有的數(shù)值點(diǎn)上對(duì)應(yīng)的模擬值和真實(shí)值之間誤差最大的那一點(diǎn)的誤差值，也就是輸出數(shù)值偏離線性最大的距離。

8.總諧波失真 (Total Harmonic Distotortior縮寫 THD)。

02

AD芯片的選取

AD的選擇，首先看精度和速度，然后看輸入通道數(shù)，輸出的接口如SPI或者并行的，差分還是單端輸入的，輸入范圍是多少。如何選擇你所需要的器件呢?要綜合設(shè)計(jì)的諸項(xiàng)因素，系統(tǒng)技術(shù)指標(biāo)、成本、功耗、安裝等，最主要的依據(jù)還是速度和精度。

1.精度與所測(cè)量的信號(hào)范圍有關(guān)，但估算時(shí)要考慮到其他因素，轉(zhuǎn)換器位數(shù)應(yīng)該比總精度要求的最低分辯率高一位。常見的AD/DA器件有8位，10位，12位，14位，16位等。

2.速度根據(jù)輸入信號(hào)的最高頻率來(lái)確定，保證ADC的轉(zhuǎn)換速率高于系統(tǒng)要求的采樣頻率。

3.通道有的單芯片內(nèi)部含有多個(gè)AD/DA模塊，可同時(shí)實(shí)現(xiàn)多路信號(hào)的轉(zhuǎn)換;常見的多路AD器件只有一個(gè)公共的AD模塊，由一個(gè)多路轉(zhuǎn)換開關(guān)實(shí)現(xiàn)分時(shí)轉(zhuǎn)換。

4. 數(shù)字接口方式接口有并行/串行之分，串行又有SPI、 I2C、 SM等多種不同標(biāo)準(zhǔn)。數(shù)值編碼通常是二進(jìn)制，也有BCD (二~十進(jìn)制)、雙極性的補(bǔ)碼、偏移碼等。

5. 模擬信號(hào)類型通常AD器件的模擬輸入信號(hào)都是電壓信號(hào)，而DA器件輸出的模擬信號(hào)有電壓和電流兩種。

6. 同時(shí)根據(jù)信號(hào)是否過(guò)零，還分成單極性( Unipolar) 和雙極性( Bipolar )。

7. 電源電壓有單電源，雙電源和不同電壓范圍之分，早期的AD/DA器件要有+15V/-15V，如果選用單+5V電源的芯片則可以使用單片機(jī)系統(tǒng)電源。

8. 基準(zhǔn)電壓有內(nèi)、外基準(zhǔn)和單、雙基準(zhǔn)之分。

9.功耗一般CMOS工藝的芯片功耗較低，對(duì)于電池供電的手持系統(tǒng)對(duì)功耗要求比較高的場(chǎng)合一定要注意功耗指標(biāo)。

10. 封裝形式:常見的封裝是DIP，現(xiàn)在表貼型so封裝的應(yīng)用越來(lái)越多。

11.跟蹤/保持 (Track/Hold 縮寫T/H)原則上直流和變化非常緩慢的信號(hào)可不用采樣保持，其他情況都應(yīng)加采樣保持。

12.滿幅度輸出(Rail-to Rail)新近業(yè)界出現(xiàn)的新概念，最先應(yīng)用于運(yùn)算放大器領(lǐng)域，指輸出電壓的幅度可達(dá)輸入電壓范圍。在DA中一般是指輸出信號(hào)范圍可達(dá)到電源電壓范圍。(國(guó)內(nèi)的翻譯并不統(tǒng)一，如“軌_軌"、“滿擺幅")。

03

針對(duì)高精度測(cè)量類的AD

參考電壓需要足夠精確.推薦使用外部高精準(zhǔn)參考電壓。

如果PGA可調(diào)，增益系數(shù)一般是越小噪聲越低。

一般最好用到滿量程，此時(shí)AD精度不浪費(fèi)。

如果有偏置，需要進(jìn)行自校。

請(qǐng)注意在使用DEMO板調(diào)試時(shí)，會(huì)由調(diào)試口導(dǎo)入PC噪聲由信號(hào)連接線導(dǎo)入外部噪聲，因此建議使用屏蔽電纜傳輸信號(hào)。

板上注意模擬電源和數(shù)字電源，以及模擬地和數(shù)字地要分開;減少耦合噪聲路徑。

使用差分輸入可以減少共模噪聲，但是差模噪聲會(huì)增大。

如果是片內(nèi)集成AD的MCU，支持高速時(shí)鐘，如果不影響性能，內(nèi)部工作時(shí)鐘越低，對(duì)AD采樣引起的干擾越小。如果是板上就需要注意走線和分區(qū)。

信號(hào)輸入前級(jí)接濾波電路，一般一階RC電路較多，注意FC=1/1000~1/100采樣頻率。電阻和電容的參數(shù)注意選取，信號(hào)接入后級(jí)接濾波電路最好采用sinc濾波方式.注意輸入偏置電流會(huì)限制外部的濾波電阻阻值的大小。R x Ib < 1 LSB。

有的片內(nèi)AD還有集成輸入Buffer，有助于抑制噪聲，一般是分兩當(dāng)，看輸入信號(hào)范圍和滿量程之間的關(guān)系。

AD分為很多種，SARFLASH，并行比較型，逐次逼近型，Delta sigma型，一般是速度越高，精度越高越貴，針對(duì)不同場(chǎng)合不同成本不同要求分別選用。

Layout constraint。

04

高速ADC關(guān)鍵指標(biāo)的定義

一個(gè)基本概念

分貝(dB):按照對(duì)數(shù)定義的一個(gè)幅度單位。對(duì)于電壓值，dB以20log(VA/VB)給出;對(duì)于功率值，以10log(PA/PB)給出。dBc 是相對(duì)于一個(gè)載波信號(hào)的dB值; dBm是相對(duì)于1mW的dB值。對(duì)于dBm而言，規(guī)格中的負(fù)載電阻必須是已知的(如: 1mW 提供給50Ω)，以確定等效的電壓或電流值。

靜態(tài)指標(biāo)定義

量化誤差（Quantization Error）：量化誤差是基本誤差，用圖1所示的簡(jiǎn)單3bit ADC來(lái)說(shuō)明。輸入電壓被數(shù)字化，以8個(gè)離散電平來(lái)劃分，分別由代碼000b到111b去代表它們，每一代碼跨越Vref/8的電壓范圍。代碼大小一般被定義為一個(gè)最低有效位(Least Significant Bit LSB)。若假定Vref=8V時(shí)，每個(gè)代碼之間的電壓變換就代表1V。換言之，產(chǎn)生指定代碼的實(shí)際電壓與代表該碼的電壓兩者之間存在誤差。一般來(lái)說(shuō)，0.5LSB 偏移加入到輸入端便導(dǎo)致在理想過(guò)渡點(diǎn)上有正負(fù)0.5LSB的量化誤差。

圖1 理想ADC轉(zhuǎn)換特性

05

偏移與增益誤差（Offset Gain Error）

器件理想輸出與實(shí)際輸出之差定義為偏移誤差，所有數(shù)字代碼都存在這種誤差。在實(shí)際中，偏移誤差會(huì)使傳遞函數(shù)或模擬輸入電壓與對(duì)應(yīng)數(shù)值輸出代碼間存在一個(gè)固定的偏移。通常計(jì)算偏移誤差方法是測(cè)量第一個(gè)數(shù)字代碼轉(zhuǎn)換或“零”轉(zhuǎn)換的電壓，并將它與理論零點(diǎn)電壓相比較。增益誤差是預(yù)估傳遞函數(shù)和實(shí)際斜率的差別，增益誤差通常在模數(shù)轉(zhuǎn)換器最末或最后一個(gè)傳輸代碼轉(zhuǎn)換點(diǎn)計(jì)算。

為了找到零點(diǎn)與最后一個(gè)轉(zhuǎn)換代碼點(diǎn)以計(jì)算偏移和增益誤差，可以采用多種測(cè)量方式，最常用的兩種是代碼平均法和電壓抖動(dòng)法。代碼平均測(cè)量就是不斷增大器件的輸入電壓，然后檢測(cè)轉(zhuǎn)換輸出結(jié)果。每次增大輸入電壓都會(huì)得到一些轉(zhuǎn)換代碼，用這些代碼的和算出一個(gè)平均值，測(cè)量產(chǎn)生這些平均轉(zhuǎn)換代碼的輸入電壓，計(jì)算出器件偏移和增益。電壓抖動(dòng)法和代碼平均法類似，不同的是它采用了一個(gè)動(dòng)態(tài)反饋回路控制器件輸入電壓，根據(jù)轉(zhuǎn)換代碼和預(yù)期代碼的差對(duì)輸入電壓進(jìn)行增減調(diào)整，直到兩代碼之間的差值為零，當(dāng)預(yù)期轉(zhuǎn)換代碼接近輸入電壓或在轉(zhuǎn)換點(diǎn)附近變化時(shí)，測(cè)量所施加的“抖動(dòng)”電壓平均值，計(jì)算偏移和增益。

06

微分非線性

微分非線性(Differential nonlinearity ，DNL)：理論上說(shuō)，模數(shù)器件相鄰兩個(gè)數(shù)據(jù)之間，模擬量的差值都是一樣的。就好比疏密均勻的尺子。但實(shí)際上，相鄰兩刻度之間的間距不可能都是相等的。所以，ADC相鄰兩刻度之間最大的差異就叫微分非線性DNL，也稱為差分非線性。同樣舉例來(lái)說(shuō)明，如果對(duì)于12bit的ADC，其INL=8LSB， DNL=3LSB，在基準(zhǔn)電壓為4. 095V時(shí)，測(cè)得A電壓對(duì)應(yīng)讀數(shù)為1000b， 測(cè)得B電壓對(duì)應(yīng)讀數(shù)為1200b。那么就可以判斷出，B點(diǎn)電壓值比A點(diǎn)高出197mV到203mV，而不是準(zhǔn)確的200mV。

圖2 DNL誤差特性

圖2中，001b 到010b碼制過(guò)渡過(guò)程的DNL為0LSB，因?yàn)閯偤脼?LSB。但是000b到001b過(guò)渡就有個(gè)0.2LSB的DNL，因?yàn)榇藭r(shí)有1. 2LSB的代碼寬度。應(yīng)當(dāng)注意:如果在ADC或者DAC的datasheet中沒有清楚說(shuō)明DNL參數(shù)的話，可視該轉(zhuǎn)換器沒有漏碼，即暗示它有優(yōu)于正負(fù)1LSB的DNL。

07

積分非線性

積分非線性(Integral nonl inearity INL)：積分非線性表示了ADC器件在所有的數(shù)值點(diǎn)上對(duì)應(yīng)的模擬值和真實(shí)值之間誤差最大的那一點(diǎn)的誤差值，也就是輸出數(shù)值偏離線性最大的距離。單位是LSB。例如，一個(gè)12bit的ADC，INL值為1LSB，那么，對(duì)應(yīng)基準(zhǔn)4. 095V，測(cè)某電壓得到的轉(zhuǎn)換結(jié)果是1000b，那么，真實(shí)電壓值可能分布在0.999V到1.001V之間。

INL是DNL誤差的數(shù)學(xué)積分，即一個(gè)具有良好INL的ADC保證有良好的DNL。

圖3 INL誤差特性

總之，非線性微分和積分是指代碼轉(zhuǎn)換與理想狀態(tài)之間的差異。非線性微分(DNL)主要是代碼步距與理論步距之差，而非線性積分(INL) 則關(guān)注所有代碼非線性誤差的累計(jì)效應(yīng)。對(duì)一個(gè)ADC來(lái)說(shuō)，一段范圍的輸入電壓產(chǎn)生一個(gè)給定輸出代碼，非線性微分誤差為正時(shí)輸入電壓范圍比理想的大，非線性微分誤差為負(fù)時(shí)輸入電壓范圍比理想的要小。從整個(gè)輸出代碼來(lái)看，每個(gè)輸入電壓代碼步距差異累積起來(lái)以后和理想值相比會(huì)產(chǎn)生一個(gè)總差異，這個(gè)差異就是非線性積分誤差。

圖4 INL和DNL

與增益和偏移一樣，計(jì)算非線性微分與積分誤差也有很多種方法，代碼平均和電壓抖動(dòng)兩種方法都可以使用，但是由于存在重復(fù)搜索，當(dāng)器件位數(shù)較多時(shí)這兩種方法執(zhí)行起來(lái)很費(fèi)時(shí)。一個(gè)更加有效計(jì)算INL和DNL的方法是直方圖法，采用線性或正弦直方圖。圖5說(shuō)明了線性斜升技術(shù)的應(yīng)用，首先使輸入電壓線性增加，同時(shí)對(duì)輸出以固定間隔連續(xù)采樣，電壓逐步增加時(shí)連續(xù)幾次采樣都會(huì)得到同樣輸出代碼，這些采樣次數(shù)稱為“點(diǎn)擊數(shù)”。

圖5 計(jì)算直方圖

從統(tǒng)計(jì)上講，每個(gè)代碼的點(diǎn)擊數(shù)量直接與該代碼的相應(yīng)輸入電壓范圍成正比，點(diǎn)擊數(shù)越多表明該代碼的輸入電壓范圍越大，非線性微分誤差也就越大；同樣，代碼點(diǎn)擊數(shù)越少表明該代碼輸入電壓范圍越小，非線性微分誤差也就越小。用數(shù)學(xué)方法計(jì)算，如果某個(gè)代碼點(diǎn)擊數(shù)為9，而“理想”情況下是8，則該器件的非線性微分誤差就是(9-8) /8或0.125。非線性積分是所有代碼非線性微分的累計(jì)值，對(duì)于斜升直方圖，它就是每個(gè)非線性微分誤差的和。從數(shù)學(xué)觀點(diǎn)來(lái)看，非線性積分誤差等于在代碼X-1的非線性微分誤差加上代碼X和代碼X-1的非線性微分誤差平均值。

08

動(dòng)態(tài)指標(biāo)定義

有效位數(shù)(ENOB)：模數(shù)轉(zhuǎn)換器(ADC)與輸入頻率fIN相關(guān)的測(cè)試指標(biāo)(位)。隨著fIN 的增大，整體噪聲(特別是失真成分)將會(huì)增大，因而降低了ENOB和SINAD性能。另請(qǐng)參考:信號(hào)與噪聲+失真比(SINAD)。

ENOB與SINAD的關(guān)系式為:

ENOB =（SINAD-1.76）/6.02

分辨率:模擬信號(hào)被量化時(shí)，它是以有限的離散電壓電平表示的，分辨率是用來(lái)表示信號(hào)的離散電平個(gè)數(shù)。為了更精確地恢復(fù)模擬信號(hào)，必須提高分辨率。分辨率通常定義為位數(shù)，利用更高的分辨率進(jìn)行轉(zhuǎn)換可以降低量化噪聲。RMS:參考有關(guān)均方根(RMS)的注釋。

均坊根(RMS):表示交流信號(hào)的有效值或有效直流值。對(duì)于正弦波，RMS是峰值的0.707倍，或者是峰~峰值的0.354倍。SFDR:參考有關(guān)無(wú)雜散動(dòng)態(tài)范圍(SFDR)的注釋。

信號(hào)與噪聲+失真比(SINAD):直流到奈奎斯特頻段內(nèi)，正弦波fIN（對(duì)于ADC指的是輸入正弦波，對(duì)于ADC/DAC指的是重建的輸出正弦波)的RMS值與轉(zhuǎn)換器噪聲的RMS值之比，包括諧波成分。典型值以分貝表示，另請(qǐng)參寺關(guān)于均方根(RMS)和總諧波失真的注釋。

SINAD = 20log(10)Signal (volts，RMS)/（Noise + Harmonics (volts，RMS)）

信噪比(SNR):直流到奈奎斯特頻段內(nèi)，正弦波fIN（對(duì)于ADC指的是輸入正弦波，對(duì)于ADC/DAC指的是重建的輸出正弦波)的RMS值之比，直流噪聲和諧波失真除外。典型值以分貝表示，另請(qǐng)參考關(guān)于均方根(RMS)的注釋。

SNR = 20log(10)Signal (volts，RMS)/Noise (volts，RMS)

理想狀況下，最小轉(zhuǎn)換噪聲的理論值只包括量化噪聲，可直接由數(shù)據(jù)轉(zhuǎn)換分辨率計(jì)算得到:

（N）：SNR = (6.02N +1.76)dB

無(wú)雜散動(dòng)態(tài)范國(guó)（SFDR）:正弦波fIN（對(duì)于ADC指的是輸入正弦波，對(duì)于ADC/DAC指的是重建的輸出正弦波)的RMS值與在頻域觀察到的雜散信號(hào)的RMS值之比，典型值以分貝表示。SFDR在一些需要最大轉(zhuǎn)換器動(dòng)態(tài)范圍的通信系統(tǒng)中非常重要。

圖 6 FFT頻譜圖