采用HDL代碼描述加法運(yùn)算只需要用操作符“+”即可，這看似很簡單，這里我們以兩個4-bit數(shù)相加為例，對輸入/輸出數(shù)據(jù)均寄存，從而形成如下圖所示電路。

此電路對應(yīng)的HDL代碼如下圖所示。這里采用了SystemVerilog語言。有兩點(diǎn)值得注意：一是兩個N位數(shù)相加，無論是有符號數(shù)還是無符號數(shù)，其結(jié)果都有可能是N+1位，故輸出比輸入位寬多1位，這樣才能保證不會發(fā)生溢出（Overflow）。二是默認(rèn)情況下，代碼中的logic表示的都是無符號數(shù)，但是對于下面這段代碼，無符號數(shù)和有符號數(shù)均適用，這是因?yàn)橛蟹枖?shù)是以二進(jìn)制補(bǔ)碼表示的。

為了進(jìn)一步說明，我們看如下例子。數(shù)據(jù)a二進(jìn)制形式位1001，既可以看作無符號數(shù)9（十進(jìn)制），也可以看作有符號數(shù)-7（十進(jìn)制）；數(shù)據(jù)b二進(jìn)制形式為1010，既可以看作無符號數(shù)10（十進(jìn)制），也可以看作有符號數(shù)-6（十進(jìn)制）。最終結(jié)果的二進(jìn)制形式為10011，既可以看作無符號數(shù)19（十進(jìn)制），也可以看作有符號數(shù)-13（十進(jìn)制）。

這里兩個4-bit數(shù)相加和設(shè)置為5-bit，如果和設(shè)置為6-bit，有符號數(shù)和無符號數(shù)的結(jié)果是否一致呢？對于無符號數(shù)，sum[5]補(bǔ)0，如圖中紅色方框所示。

對于有符號數(shù)，sum[5]則是sum[4]的復(fù)制版本，實(shí)質(zhì)上是符號位擴(kuò)展。

本質(zhì)上，在賦值時，如果把一個N位數(shù)據(jù)a賦值給一個位寬M的數(shù)據(jù)b（這里M>N），且兩個數(shù)據(jù)均為同一類型（都是有符號或無符號），此時是將N位數(shù)據(jù)做符號位擴(kuò)展為M位再賦值給b。因此，對于兩個N位數(shù)據(jù)相加，如果輸出位寬選擇大于N+1，那么上述代碼只適合于無符號數(shù)，對于有符號數(shù)需要在logic后加關(guān)鍵字signed，如下圖所示。

如果兩個位寬不等的數(shù)相加，同樣需要指明是有符號數(shù)還是無符號數(shù)。例如，一個4-bit數(shù)和一個3-bit數(shù)相加，如下圖所示。如果a二進(jìn)制為1001，對應(yīng)無符號數(shù)9（十進(jìn)制），b二進(jìn)制形式為101，對應(yīng)無符號數(shù)5（十進(jìn)制），兩個無符號數(shù)相加，先將b高位補(bǔ)0，最終和為01110；如果將a和b看作有符號數(shù)，則要將b符號位擴(kuò)展為1101，最終和為10110。符號位擴(kuò)展是工具完成的，無需人工干預(yù)。

總體而言，在描述加法運(yùn)算時，如果兩個數(shù)據(jù)均為N位，那么和要設(shè)置為N+1位，此時無符號數(shù)的描述方式也適合于有符號數(shù)。如果兩個數(shù)一個是N位，一個是M位，且M>N，那么和要設(shè)置為M+1位，此時要明確指出是有符號數(shù)還是無符號數(shù)。

原文標(biāo)題：加法運(yùn)算很簡單？

文章出處：【微信公眾號：Lauren的FPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。