chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

是否采用 Versal?為什么升級到 Versal?

454398 ? 來源:Xilinx賽靈思官微 ? 作者:Manuel Uhm ? 2020-10-11 11:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:Manuel Uhm ,賽靈思芯片市場營銷總監(jiān)

在我與客戶交流時,常被問到這個問題。也許措辭并非完全如此,但大致是下面這樣:“為什么我要升級到 Versal?ACAP?現(xiàn)在是時候這樣做了嗎?”

這是一個很好的問題,而且答案也很簡單,那就是——“具體情況具體分析”。

好吧,也許這樣的答案根本不簡單!公正地說,有諸多因素需要考慮,包括設(shè)計要求/資源、設(shè)計能在多大程度上利用 Versal ACAP 中數(shù)量龐大的硬 IP、庫和軟 IP 可用性、芯片可用性、生產(chǎn)時限等。

因此,具體答案確實會隨著相關(guān)因素的變化而發(fā)生改變。我們將在今后的博文中探討這些主題,但今天,我想把重點放在“為什么升級到 Versal”這個問題上并提供具體的客戶示例。

認識到所有硬 IP 的價值

在探討為什么要升級到 Versal ACAP 時,必須首先認識到所有硬 IP 的價值,包括存儲控制器、PCIe?、多速率以太網(wǎng)和片上可編程網(wǎng)絡( NoC )等常用基礎(chǔ)設(shè)施的價值,它可以減少對靈活應變的引擎或可編程邏輯的路由需求。

一些 Versal 系列還包含 AI 引擎(一種非常適合高級信號處理和 ML 算法的新型矢量處理器)、高帶寬存儲器、直接 RF 和高速密鑰。賽靈思將這些 IP 全部硬化的主要原因之一在于,賽靈思在多年前就意識到摩爾定律即將走向終點,僅靠縮小晶體管難以為客戶在每個新的工藝節(jié)點上提供他們所期待的性能提升和功耗下降。

下圖所示的是 Versal AI Core 系列器件中硬 IP 的價值??梢钥闯?,與我們大獲成功的 16nm UltraScale+? 產(chǎn)品相比,它擁有 LUT 占用大幅降低、功耗顯著下降等多項優(yōu)勢。在 Versal AI Core VC1902 器件中,有望省下多達 360 萬個 LUT。

當然,大多數(shù)設(shè)計并不能用到所有硬 IP ,但如果將一個類似設(shè)計移植到 Versal ACAP,就會看到 LUT 占用和功耗的實質(zhì)性降低,而且還可以提供布局布線速度加快、日設(shè)計迭代次數(shù)增加等附加優(yōu)勢。

Versal AI Core 系列中集成外殼程序和硬 IP 的價值

借助 AI 引擎實現(xiàn)高級信號處理

今天我還想重點講解一下 AI 引擎。AI 引擎由數(shù)十個到數(shù)百個(在最大型的 AI Core 系列器件 VC1902 中多達 400 個)專為線性代數(shù)和矩陣數(shù)學等數(shù)學功能優(yōu)化的小型 VLIW SIMD 矢量處理器陣列構(gòu)成。當人們聽到“AI 引擎”一詞時,往往會自然而然地想到人工智能。

然而,這些功能只是眾多高級信號處理算法(如波束成型和大規(guī)模 MIMO )和機器學習推斷算法(如用于圖像分類的卷積神經(jīng)網(wǎng)絡( CNN ))的基本構(gòu)建塊。有鑒于這一原因,無論是信號處理還是推斷,AI 引擎都能分別提供復數(shù)數(shù)據(jù)和實數(shù)數(shù)據(jù)支持。

AI 引擎的關(guān)鍵目標應用之一是 5G 無線系統(tǒng)信號處理。針對一個支持 200MHz 瞬時帶寬 2 的 64 天線系統(tǒng)的波束成型技術(shù),AI 引擎可為其提供 5 倍的計算密度并降低 50% 的功耗。這也引起了領(lǐng)先的 5G 測試測量設(shè)備提供商 Keysight 的關(guān)注。

此外,他們也十分注重開發(fā)生產(chǎn)力。誠然,他們擁有負責靈活應變的引擎硬件編程的專家,但是相比硬件布局布線需要耗費數(shù)個小時, AI 引擎的編譯用時僅需要幾分鐘,這樣一來,他們的 5G 無線算法的設(shè)計與開發(fā)生產(chǎn)力就會顯著提高,每星期便能多完成幾次設(shè)計迭代。

然而,從他們的實現(xiàn)方案原理圖可以看出(參見下圖),Versal ACAP 的系統(tǒng)級價值可謂是決定性的,因為他們能將 AI 引擎的功耗及生產(chǎn)力與靈活應變的引擎的靈活性相結(jié)合,創(chuàng)建出令人嘆服的 EVM 演示。

EVM 測量 Tx/Rx 性能及其 IQ 級聯(lián)分析

EVM 測量 Tx/Rx 性能及其 IQ 級聯(lián)分析

這僅僅是客戶采用 Versal ACAP 架構(gòu)(特別是 AI 引擎)從而獲得重大效益的示例之一。還有眾多其他客戶在 VC1902 上為 AI 引擎編程,用于 5G、數(shù)據(jù)中心推斷、邊緣推斷原型設(shè)計、雷達、線纜接入等眾多應用。

如果您有興趣進一步了解 Versal AI Core 系列(點擊此處了解)中的 AI 引擎,請閱讀本白皮書(點擊此處閱讀)并觀看 Keysight 視頻(點擊此處查看),直接聆聽他們講述更多有關(guān) AI 引擎的價值。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號處理
    +關(guān)注

    關(guān)注

    49

    文章

    1157

    瀏覽量

    105243
  • 存儲控制器
    +關(guān)注

    關(guān)注

    0

    文章

    24

    瀏覽量

    9498
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    176

    瀏覽量

    8538
  • AI引擎
    +關(guān)注

    關(guān)注

    0

    文章

    19

    瀏覽量

    1430
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    AMD Versal Gen 2開發(fā)實戰(zhàn)進階工坊系列活動即將舉辦

    在人工智能與邊緣計算深度融合的當下,如何用新一代自適應計算技術(shù)實現(xiàn)系統(tǒng)高效加速,已經(jīng)成為產(chǎn)品落地與技術(shù)升級的核心。為了幫大家快速掌握硬核開發(fā)能力,AMD 分別聯(lián)手 AVNET 和 COMTECH
    的頭像 發(fā)表于 04-15 11:37 ?330次閱讀

    AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    的驅(qū)動程序來運行性能測試的步驟。這是 AMD Versal 自適應 SoC CPM QDMA 端點 (EP) 設(shè)計中可用的預設(shè)之一。
    的頭像 發(fā)表于 03-23 09:12 ?1227次閱讀
    AMD <b class='flag-5'>Versal</b> CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

    AMD Versal自適應SoC中eMMC燒錄/啟動調(diào)試檢查表(上)

    本篇博文提供了有關(guān) AMD Versal 自適應 SoC 中 eMMC 燒錄和啟動設(shè)置的技巧和指南。它還可用于調(diào)試 eMMC 燒錄/啟動失敗。提交服務申請個案前,應先復查以下檢查表。
    的頭像 發(fā)表于 03-09 10:24 ?1960次閱讀
    AMD <b class='flag-5'>Versal</b>自適應SoC中eMMC燒錄/啟動調(diào)試檢查表(上)

    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應SoC的對接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應 SoC 的對接。我們還將涵蓋有關(guān) IP 配置、FPGA 之間的連接、時鐘設(shè)置以及復位拓撲結(jié)構(gòu)的詳細信息。
    的頭像 發(fā)表于 01-13 14:04 ?3786次閱讀
    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD <b class='flag-5'>Versal</b>自適應SoC的對接

    探索AMD XILINX Versal Prime Series VMK180評估套件,開啟硬件創(chuàng)新之旅

    探索AMD XILINX Versal Prime Series VMK180評估套件,開啟硬件創(chuàng)新之旅 在電子設(shè)計的領(lǐng)域中,快速實現(xiàn)原型設(shè)計并確保高性能是每一位工程師的追求。AMD XILINX
    的頭像 發(fā)表于 12-15 14:40 ?782次閱讀

    AMD Versal自適應SoC內(nèi)置自校準的工作原理

    本文提供有關(guān) AMD Versal 自適應 SoC 內(nèi)置自校準 (BISC) 工作方式的詳細信息。此外還詳述了 Versal 的異步模式及其對 BISC 的影響。
    的頭像 發(fā)表于 10-21 08:18 ?4380次閱讀

    AMD 7nm Versal系列器件NoC的使用及注意事項

    AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡(NoC, Network on Chip),這是一個硬化的、高帶寬、低延遲互連結(jié)構(gòu),旨在實現(xiàn)可編程邏輯(PL)、處理系統(tǒng)(PS)、AI引擎(AIE)、DDR控制器(DDRMC)、CPM(PCIe/CXL)等模塊之間的高效數(shù)據(jù)交換。
    的頭像 發(fā)表于 09-19 15:15 ?3128次閱讀
    AMD 7nm <b class='flag-5'>Versal</b>系列器件NoC的使用及注意事項

    在AMD Versal自適應SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進行確認。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal 自適應 SoC
    的頭像 發(fā)表于 08-06 17:21 ?2181次閱讀
    在AMD <b class='flag-5'>Versal</b>自適應SoC上使用QEMU+協(xié)同仿真示例

    一文詳解Advanced IO wizard異步模式

    7nm Versal系列相對于16nm Ultrascale plus系列,IO做了升級,U+系列的HPIO在Versal升級為XPIO。Versa
    的頭像 發(fā)表于 07-11 09:52 ?1775次閱讀
    一文詳解Advanced IO wizard異步模式

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    Versal是AMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節(jié)將基于AMD官方開發(fā)板展示如何快速部署PCIe5x8及DMA功能。
    的頭像 發(fā)表于 06-19 09:44 ?2012次閱讀
    基于AMD <b class='flag-5'>Versal</b>器件實現(xiàn)PCIe5 DMA功能

    AMD第二代Versal AI Edge和Versal Prime系列加速量產(chǎn) 為嵌入式系統(tǒng)實現(xiàn)單芯片智能

    我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列,這兩款產(chǎn)品是對 Versal 產(chǎn)品組合的擴展,可為嵌入式系統(tǒng)實現(xiàn)單芯片智能。
    的頭像 發(fā)表于 06-11 09:59 ?2069次閱讀

    利用AMD VERSAL自適應SoC的設(shè)計基線策略

    是否準備將設(shè)計遷移到 AMD Versal 自適應 SoC?設(shè)計基線是一種行之有效的時序收斂方法,可在深入研究復雜的布局布線策略之前,幫您的 RTL 設(shè)計奠定堅實的基礎(chǔ)。跳過這些步驟可能會導致
    的頭像 發(fā)表于 06-04 11:40 ?915次閱讀

    Versal 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    AMD 自適應計算文檔按一組標準設(shè)計進程進行組織,以便幫助您查找當前開發(fā)任務相關(guān)的內(nèi)容。您可以在設(shè)計中心頁面上訪問 AMD Versal 自適應 SoC 設(shè)計進程。您還可以使用設(shè)計流程助手來更深入了解設(shè)計流程,并找到特定于預期設(shè)計需求的內(nèi)容。本文檔涵蓋了以下設(shè)計進程:
    的頭像 發(fā)表于 06-03 14:25 ?954次閱讀
    <b class='flag-5'>Versal</b> 600G DCMAC Subsystem LogiCORE IP產(chǎn)品指南

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應 SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?1472次閱讀
    適用于<b class='flag-5'>Versal</b>的AMD Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b>自適應SoC設(shè)計

    第二代AMD Versal Premium系列SoC滿足各種CXL應用需求

    第二代 AMD Versal Premium 系列自適應 SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應 SoC 旨在滿足從簡單復雜的各種 CXL 應用需求
    的頭像 發(fā)表于 04-24 14:52 ?1405次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應用需求