chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA部分可重配置特性實現(xiàn)PYNQ-PRIO經(jīng)典案例

454398 ? 來源:PYNQ開源社區(qū)微信公眾號 ? 作者:品客 ? 2020-09-28 10:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PYNQ-PRIO是一個介紹如何利用FPGA部分可重配置特性和PYNQ框架提供的方便的API,對FPGA分時復(fù)用,提高FPGA靈活性的項目??芍嘏渲檬侵冈谝粋€FPGA工程中,劃分了靜態(tài)邏輯部分和動態(tài)邏輯部分,靜態(tài)邏輯部分是指在運行過程中邏輯不變的部分,動態(tài)邏輯部分是指在運行過程中可以根據(jù)需要下載特定比特流文件實現(xiàn)不同邏輯的部分,在工作時,修改某一動態(tài)邏輯部分不會對靜態(tài)邏輯部分和其他動態(tài)邏輯部分造成影響,實現(xiàn)了FPGA的功能上的分時復(fù)用。

上圖為工程項目示意圖。通過軟硬件劃分,在PS端中負(fù)責(zé)Linux通信,PL端例化了6個PR(Partitial Reconfiguration)塊。每個塊中有GPIO、uart和IIC等幾種不同的RM(Reconfiguration Module),它們通過各自的partitial bitstream下載。動態(tài)邏輯部分和靜態(tài)邏輯部分使用分離器保證它們互不影響,并在動態(tài)邏輯部分下載完成后對下載好的部分進(jìn)行復(fù)位。

此項目中在PYNQ框架下有兩種驅(qū)動這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過DTS(Device Tress Source)注冊到linux sysfs中,然后調(diào)用linux提供的驅(qū)動。

快速開始

運行下面這條命令即可快速安裝:

sudo -H pip3 install git+https://github.com/Siudya/PYNQ-PRIO.git

項目演示

1 、 使用pynq API的方法:

打開~/prio/uart.ipynb,前面一段代碼是UART的驅(qū)動程序和必要的功能代碼,不是本文重點請讀者自己研讀。

接下來就是下載bit文件。首先下載靜態(tài)邏輯bit文件,靜態(tài)bit文件中的PR部分是默認(rèn)的RM。然后下載PR的bit文件。注意,下載一個PR的bit文件后要立刻例化一個驅(qū)動實例,這是因為每個PR的bit文件所對應(yīng)的hwh文件中其他PR部分都使用默認(rèn)RM,但是下載一個PR的bit文件并不會影響其他PR和靜態(tài)邏輯。

然后可以測試一下兩個UART的狀態(tài),在這里我們并沒有開啟中斷。

下一步我們測試兩個串口的收發(fā)。用杜邦線將uart1的TX(Arduino的Pin 9)和uart3的RX(Arduino的Pin 34),uart1的RX(Arduino的Pin 8)和uart3的TX(Arduino的Pin 35)連接起來,運行這段代碼,可以看到信息被正確地收發(fā)了。

接下來我們試試含中斷的收發(fā)。首先仍然是例化實例,不過在這里我們要從overlay.interrupts_pins中讀取每個uart的中斷引腳,然后初始化uart實例。

利用asyncio庫和中斷,我們可以實現(xiàn)異步收發(fā)。

2 、使用linux sysfs API的方法:

打開~/prio_linux/uart_linux.pynb

首先和上面使用pynq的API的方法一樣,首先下載靜態(tài)邏輯的bit文件,再下載PR的bit文件。但是不同的是同時注冊了對應(yīng)的dtbo到linux系統(tǒng)中。dtbo由dtso編譯而來,dtso是描述設(shè)備樹的文件,關(guān)于它的編寫參閱以下鏈接:
https://www.raspberrypi.org/documentation/configuration/device-tree.md

注冊完成后可以直接在/dev下看到這兩個uart模塊。然后可以使用linux自帶的serial庫調(diào)用它們。

這個項目中我們利用了FPGA的部分可重構(gòu)的特性,實現(xiàn)了運行中的部分邏輯的動態(tài)轉(zhuǎn)換。另外我們可以看到利用PYNQ提供的API,可以輕松注冊設(shè)備到Linux系統(tǒng),方便了其他程序?qū)ξ覀冏远xIP的使用。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1656

    文章

    22299

    瀏覽量

    630665
  • Linux
    +關(guān)注

    關(guān)注

    88

    文章

    11631

    瀏覽量

    218067
  • uart
    +關(guān)注

    關(guān)注

    22

    文章

    1304

    瀏覽量

    106143
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ALINX教程分享_Zynq UltraScale+ MPSoC PYNQ3.1.2移植

    本教程在 Ubuntu22.04.1 虛擬機(jī)中安裝了 Xilinx 2024.1 的開發(fā)環(huán)境,基于該環(huán)境從源碼編譯 PYNQ 3.1.2 工程,生成能夠在 ALINX AXU15EGB 開發(fā)板上運行的 PYNQ 系統(tǒng)鏡像。
    的頭像 發(fā)表于 11-30 16:06 ?3173次閱讀
    ALINX教程分享_Zynq UltraScale+ MPSoC <b class='flag-5'>PYNQ</b>3.1.2移植

    AMD利用重構(gòu)FPGA設(shè)備Moku實現(xiàn)自定義激光探測解決方案

    摘要本文介紹了AdvancedMicroDevices,AMD公司如何基于重構(gòu)FPGA設(shè)備自定義激光探測解決方案,替代傳統(tǒng)的儀器配置,通過靈活且定制的
    的頭像 發(fā)表于 11-20 17:28 ?1003次閱讀
    AMD<b class='flag-5'>利用</b><b class='flag-5'>可</b>重構(gòu)<b class='flag-5'>FPGA</b>設(shè)備Moku<b class='flag-5'>實現(xiàn)</b>自定義激光探測解決方案

    嵌入式和FPGA的區(qū)別

    數(shù)字電路功能。FPGA最大的特點是硬件重構(gòu)性,能夠在設(shè)計完成后改變其邏輯功能。 這種硬件可編程的特性帶來了兩大優(yōu)勢:首先,FPGA可以在硬件層面
    發(fā)表于 11-19 06:55

    以太網(wǎng)通訊在FPGA上的實現(xiàn)

    一、介紹在本項目由于我們需要使用PC實時的向FPGA發(fā)送將要識別的圖片,所以我們最終選擇使用以太網(wǎng)來從PC向FPGA發(fā)送圖片并暫存在DDR中,下面是對以太網(wǎng)協(xié)議和硬件實現(xiàn)的一些介紹。 二、前言
    發(fā)表于 10-30 07:45

    如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA
    的頭像 發(fā)表于 10-22 17:21 ?3993次閱讀
    如何<b class='flag-5'>利用</b>Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實現(xiàn)</b>SRAM的讀寫測試

    利用EasyGo DeskSim快速實現(xiàn)信號采集

    EasyGo DeskSim是一款配置型的實時仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實時仿真機(jī)上。實時仿真機(jī)支持選配不同的 FPGA 芯片和 IO 模塊,能夠處理高速信號,并通過 IO 模塊輸出真實的仿真結(jié)果,
    的頭像 發(fā)表于 08-18 11:32 ?4676次閱讀
    <b class='flag-5'>利用</b>EasyGo DeskSim快速<b class='flag-5'>實現(xiàn)</b>信號采集

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?4673次閱讀

    基于FPGA的壓縮算法加速實現(xiàn)

    法的速度。我們將首先使用C語言進(jìn)行代碼實現(xiàn),然后在Vivado HLS中綜合實現(xiàn),并最終在FPGA板(pynq-z2)上進(jìn)行硬件實現(xiàn),同時于
    的頭像 發(fā)表于 07-10 11:09 ?2115次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實現(xiàn)</b>

    利用EasyGo DeskSim快速實現(xiàn)信號輸出

    EasyGo DeskSim是一款配置型的實時仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實時仿真機(jī)上。實時仿真機(jī)支持選配不同的 FPGA 芯片和 IO 模塊,能夠處理高速信號,并通過 IO 模塊輸出真實的仿真結(jié)果,
    的頭像 發(fā)表于 06-30 14:11 ?833次閱讀
    <b class='flag-5'>利用</b>EasyGo DeskSim快速<b class='flag-5'>實現(xiàn)</b>信號輸出

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列),是一種可在出廠后由用戶根據(jù)實際需求進(jìn)行編程配置的集成電路。與專用集成電路(如ASIC)不同,FPGA在硬件層面具備高度的
    的頭像 發(fā)表于 05-12 09:30 ?2449次閱讀

    CADENAS 數(shù)字產(chǎn)品配置器輕松實現(xiàn)Ascendor電梯規(guī)劃

    。2022 年,Ascendor 啟動了一項數(shù)字化推進(jìn)計劃,其中一個重要部分就是實施由 CADENAS 提供技術(shù)支持的數(shù)字化產(chǎn)品配置器。 利用高質(zhì)量的規(guī)劃數(shù)據(jù)進(jìn)行靈活的電梯規(guī)劃 數(shù)字產(chǎn)品配置
    發(fā)表于 04-28 14:22

    自動稱重配料設(shè)備PLC數(shù)據(jù)采集遠(yuǎn)程監(jiān)控系統(tǒng)方案

    物料浪費,帶來額外的生產(chǎn)事故與經(jīng)濟(jì)損失。 因此,自動稱重配料設(shè)備越來越得到廣泛應(yīng)用,在建材、飼料、化工、冶金、食品等多種行業(yè)都能看到它的身影。為加強設(shè)備管理水平,實現(xiàn)設(shè)備自動告警與遠(yuǎn)程管理,物通博聯(lián)提供基于
    的頭像 發(fā)表于 03-21 14:31 ?748次閱讀

    MRAM存儲替代閃存,FPGA升級新技術(shù)

    優(yōu)化的架構(gòu)設(shè)計和成熟的制程技術(shù),具備內(nèi)置的硬擦除器、錯誤檢測和校正機(jī)制,為用戶提供了可靠的開發(fā)環(huán)境。用戶可利用最新的Radiant工具,直接實現(xiàn)MRAM的編程接口,支持多種存儲容量和數(shù)據(jù)速率。利用這些
    發(fā)表于 03-08 00:10 ?1666次閱讀

    基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計

    1 概述 GigE Vision是一個比較復(fù)雜的協(xié)議,要在FPGA中完全實現(xiàn)具有較大的難度。如果FPGA作為接收端希望實現(xiàn)GigE Vision相機(jī)的
    的頭像 發(fā)表于 01-07 09:34 ?1888次閱讀
    基于<b class='flag-5'>FPGA</b>的GigE Vision相機(jī)圖像采集方案設(shè)計

    利用FPGA實現(xiàn)USB 2.0通信接口

    USB?2.0接口的實現(xiàn)方式 利用FPGA實現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部
    的頭像 發(fā)表于 12-30 13:59 ?3828次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b><b class='flag-5'>實現(xiàn)</b>USB 2.0通信接口