chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA部分可重配置特性實(shí)現(xiàn)PYNQ-PRIO經(jīng)典案例

454398 ? 來源:PYNQ開源社區(qū)微信公眾號(hào) ? 作者:品客 ? 2020-09-28 10:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PYNQ-PRIO是一個(gè)介紹如何利用FPGA部分可重配置特性和PYNQ框架提供的方便的API,對(duì)FPGA分時(shí)復(fù)用,提高FPGA靈活性的項(xiàng)目。可重配置是指在一個(gè)FPGA工程中,劃分了靜態(tài)邏輯部分和動(dòng)態(tài)邏輯部分,靜態(tài)邏輯部分是指在運(yùn)行過程中邏輯不變的部分,動(dòng)態(tài)邏輯部分是指在運(yùn)行過程中可以根據(jù)需要下載特定比特流文件實(shí)現(xiàn)不同邏輯的部分,在工作時(shí),修改某一動(dòng)態(tài)邏輯部分不會(huì)對(duì)靜態(tài)邏輯部分和其他動(dòng)態(tài)邏輯部分造成影響,實(shí)現(xiàn)了FPGA的功能上的分時(shí)復(fù)用。

上圖為工程項(xiàng)目示意圖。通過軟硬件劃分,在PS端中負(fù)責(zé)Linux通信,PL端例化了6個(gè)PR(Partitial Reconfiguration)塊。每個(gè)塊中有GPIO、uart和IIC等幾種不同的RM(Reconfiguration Module),它們通過各自的partitial bitstream下載。動(dòng)態(tài)邏輯部分和靜態(tài)邏輯部分使用分離器保證它們互不影響,并在動(dòng)態(tài)邏輯部分下載完成后對(duì)下載好的部分進(jìn)行復(fù)位。

此項(xiàng)目中在PYNQ框架下有兩種驅(qū)動(dòng)這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過DTS(Device Tress Source)注冊(cè)到linux sysfs中,然后調(diào)用linux提供的驅(qū)動(dòng)。

快速開始

運(yùn)行下面這條命令即可快速安裝:

sudo -H pip3 install git+https://github.com/Siudya/PYNQ-PRIO.git

項(xiàng)目演示

1 、 使用pynq API的方法:

打開~/prio/uart.ipynb,前面一段代碼是UART的驅(qū)動(dòng)程序和必要的功能代碼,不是本文重點(diǎn)請(qǐng)讀者自己研讀。

接下來就是下載bit文件。首先下載靜態(tài)邏輯bit文件,靜態(tài)bit文件中的PR部分是默認(rèn)的RM。然后下載PR的bit文件。注意,下載一個(gè)PR的bit文件后要立刻例化一個(gè)驅(qū)動(dòng)實(shí)例,這是因?yàn)槊總€(gè)PR的bit文件所對(duì)應(yīng)的hwh文件中其他PR部分都使用默認(rèn)RM,但是下載一個(gè)PR的bit文件并不會(huì)影響其他PR和靜態(tài)邏輯。

然后可以測(cè)試一下兩個(gè)UART的狀態(tài),在這里我們并沒有開啟中斷。

下一步我們測(cè)試兩個(gè)串口的收發(fā)。用杜邦線將uart1的TX(Arduino的Pin 9)和uart3的RX(Arduino的Pin 34),uart1的RX(Arduino的Pin 8)和uart3的TX(Arduino的Pin 35)連接起來,運(yùn)行這段代碼,可以看到信息被正確地收發(fā)了。

接下來我們?cè)囋嚭袛嗟氖瞻l(fā)。首先仍然是例化實(shí)例,不過在這里我們要從overlay.interrupts_pins中讀取每個(gè)uart的中斷引腳,然后初始化uart實(shí)例。

利用asyncio庫和中斷,我們可以實(shí)現(xiàn)異步收發(fā)。

2 、使用linux sysfs API的方法:

打開~/prio_linux/uart_linux.pynb

首先和上面使用pynq的API的方法一樣,首先下載靜態(tài)邏輯的bit文件,再下載PR的bit文件。但是不同的是同時(shí)注冊(cè)了對(duì)應(yīng)的dtbo到linux系統(tǒng)中。dtbo由dtso編譯而來,dtso是描述設(shè)備樹的文件,關(guān)于它的編寫參閱以下鏈接:
https://www.raspberrypi.org/documentation/configuration/device-tree.md

注冊(cè)完成后可以直接在/dev下看到這兩個(gè)uart模塊。然后可以使用linux自帶的serial庫調(diào)用它們。

這個(gè)項(xiàng)目中我們利用了FPGA的部分可重構(gòu)的特性,實(shí)現(xiàn)了運(yùn)行中的部分邏輯的動(dòng)態(tài)轉(zhuǎn)換。另外我們可以看到利用PYNQ提供的API,可以輕松注冊(cè)設(shè)備到Linux系統(tǒng),方便了其他程序?qū)ξ覀冏远xIP的使用。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1650

    文章

    22204

    瀏覽量

    626714
  • Linux
    +關(guān)注

    關(guān)注

    88

    文章

    11575

    瀏覽量

    216603
  • uart
    +關(guān)注

    關(guān)注

    22

    文章

    1286

    瀏覽量

    105489
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    利用EasyGo DeskSim快速實(shí)現(xiàn)信號(hào)采集

    EasyGo DeskSim是一款配置型的實(shí)時(shí)仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實(shí)時(shí)仿真機(jī)上。實(shí)時(shí)仿真機(jī)支持選配不同的 FPGA 芯片和 IO 模塊,能夠處理高速信號(hào),并通過 IO 模塊輸出真實(shí)的仿真結(jié)果,
    的頭像 發(fā)表于 08-18 11:32 ?3653次閱讀
    <b class='flag-5'>利用</b>EasyGo DeskSim快速<b class='flag-5'>實(shí)現(xiàn)</b>信號(hào)采集

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?4295次閱讀

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    法的速度。我們將首先使用C語言進(jìn)行代碼實(shí)現(xiàn),然后在Vivado HLS中綜合實(shí)現(xiàn),并最終在FPGA板(pynq-z2)上進(jìn)行硬件實(shí)現(xiàn),同時(shí)于
    的頭像 發(fā)表于 07-10 11:09 ?1812次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    利用EasyGo DeskSim快速實(shí)現(xiàn)信號(hào)輸出

    EasyGo DeskSim是一款配置型的實(shí)時(shí)仿真軟件,它允許用戶將 Simulink 算法程序快速部署到 EasyGo 實(shí)時(shí)仿真機(jī)上。實(shí)時(shí)仿真機(jī)支持選配不同的 FPGA 芯片和 IO 模塊,能夠處理高速信號(hào),并通過 IO 模塊輸出真實(shí)的仿真結(jié)果,
    的頭像 發(fā)表于 06-30 14:11 ?676次閱讀
    <b class='flag-5'>利用</b>EasyGo DeskSim快速<b class='flag-5'>實(shí)現(xiàn)</b>信號(hào)輸出

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列),是一種可在出廠后由用戶根據(jù)實(shí)際需求進(jìn)行編程配置的集成電路。與專用集成電路(如ASIC)不同,FPGA在硬件層面具備高度的
    的頭像 發(fā)表于 05-12 09:30 ?1880次閱讀

    CADENAS 數(shù)字產(chǎn)品配置器輕松實(shí)現(xiàn)Ascendor電梯規(guī)劃

    。2022 年,Ascendor 啟動(dòng)了一項(xiàng)數(shù)字化推進(jìn)計(jì)劃,其中一個(gè)重要部分就是實(shí)施由 CADENAS 提供技術(shù)支持的數(shù)字化產(chǎn)品配置器。 利用高質(zhì)量的規(guī)劃數(shù)據(jù)進(jìn)行靈活的電梯規(guī)劃 數(shù)字產(chǎn)品配置
    發(fā)表于 04-28 14:22

    MRAM存儲(chǔ)替代閃存,FPGA升級(jí)新技術(shù)

    優(yōu)化的架構(gòu)設(shè)計(jì)和成熟的制程技術(shù),具備內(nèi)置的硬擦除器、錯(cuò)誤檢測(cè)和校正機(jī)制,為用戶提供了可靠的開發(fā)環(huán)境。用戶可利用最新的Radiant工具,直接實(shí)現(xiàn)MRAM的編程接口,支持多種存儲(chǔ)容量和數(shù)據(jù)速率。利用這些
    發(fā)表于 03-08 00:10 ?1173次閱讀

    基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)

    1 概述 GigE Vision是一個(gè)比較復(fù)雜的協(xié)議,要在FPGA中完全實(shí)現(xiàn)具有較大的難度。如果FPGA作為接收端希望實(shí)現(xiàn)GigE Vision相機(jī)的
    的頭像 發(fā)表于 01-07 09:34 ?1599次閱讀
    基于<b class='flag-5'>FPGA</b>的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)

    利用FPGA實(shí)現(xiàn)USB 2.0通信接口

    USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部
    的頭像 發(fā)表于 12-30 13:59 ?3431次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>USB 2.0通信接口

    FPGA 在人工智能中的應(yīng)用

    FPGA是一種可編程的半導(dǎo)體設(shè)備,它允許工程師在生產(chǎn)后重新配置硬件邏輯。與傳統(tǒng)的ASIC(應(yīng)用特定集成電路)相比,FPGA具有更高的靈活性,可以根據(jù)不同的應(yīng)用需求進(jìn)行編程和重配置。這
    的頭像 發(fā)表于 12-02 09:53 ?2741次閱讀

    能否在純fpga上通過verilog實(shí)現(xiàn)SPI控制器去配置adc12dj3200?

    ti工程師,您好,我最近想用adc12dj3200實(shí)現(xiàn)L波段信號(hào)采樣,可以問一下上圖中的FPGA可以是支持jesd204b總線的任何FPGA芯片嗎?是否可以通過verilog實(shí)現(xiàn)S
    發(fā)表于 11-18 07:28

    基于PYNQ和機(jī)器學(xué)習(xí)探索MPSOC筆記

    引言:《Exploring Zynq MPSoC With PYNQ and Machine Learning Applications》是當(dāng)年Zynq Book(ZYNQ-7000)的升級(jí)版本,在
    的頭像 發(fā)表于 11-16 11:32 ?944次閱讀
    基于<b class='flag-5'>PYNQ</b>和機(jī)器學(xué)習(xí)探索MPSOC筆記

    Xilinx 7系列FPGA PCIe Gen3的應(yīng)用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數(shù)據(jù)速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應(yīng)用接口及一些特性。
    的頭像 發(fā)表于 11-05 15:45 ?4120次閱讀
    Xilinx 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應(yīng)用接口及<b class='flag-5'>特性</b>

    固化FPGA配置芯片的方式

    FPGA可以反復(fù)的重新配置,這就意味著設(shè)計(jì)者可以不斷的反復(fù)的下載設(shè)計(jì)的邏輯做驗(yàn)證。如果出現(xiàn)錯(cuò)誤或者需要升級(jí),只需要修改設(shè)計(jì),重新下載設(shè)計(jì)邏輯電路即可。FPGA雖然有重新配置的優(yōu)勢(shì),帶來
    的頭像 發(fā)表于 10-24 18:13 ?1617次閱讀
    固化<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>芯片的方式

    一種簡(jiǎn)單高效配置FPGA的方法

    本文描述了一種簡(jiǎn)單高效配置FPGA的方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了硬件組件、板空間和成
    的頭像 發(fā)表于 10-24 14:57 ?2036次閱讀
    一種簡(jiǎn)單高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法