在ZYNQ進(jìn)階之路2中我們講解了PL端PWM呼吸燈的設(shè)計(jì),本節(jié)我們講解PL端實(shí)現(xiàn)串口UART的發(fā)送設(shè)計(jì);
首先新建一個(gè)串口發(fā)送的工程,工程建立在ZYNQ進(jìn)階之路1中已經(jīng)講述,這里不再累述;
下面主要是uart發(fā)送模塊的編碼講述,uart發(fā)送模塊設(shè)計(jì)主要分為波特率控制計(jì)數(shù)邏輯和按位發(fā)送邏輯,其具體編碼如下所示:
波特率控制計(jì)數(shù)邏輯:

其中BAUD = 434是根據(jù)主時(shí)鐘頻率為50Mhz,這里我們?nèi)ゲㄌ芈蕿?15200,所以計(jì)數(shù)值BAUD = 50000000/115200 =434;
按位發(fā)送邏輯如下所示:

然后我們需要一個(gè)頂層文件,讓串口按照每秒鐘發(fā)送一個(gè)秒計(jì)時(shí)數(shù)據(jù)出去(BCD碼),器邏輯代碼如下所示:

-
uart
+關(guān)注
關(guān)注
22文章
1308瀏覽量
106379 -
波特率
+關(guān)注
關(guān)注
2文章
319瀏覽量
35498 -
Zynq
+關(guān)注
關(guān)注
10文章
629瀏覽量
49320
發(fā)布評(píng)論請(qǐng)先 登錄
ZYNQ開(kāi)發(fā)案例之ZYNQ的UART加載
【ZYNQ Ultrascale+ MPSOC FPGA教程】第四章PL的LED實(shí)驗(yàn)
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章PL讀寫(xiě)PS端DDR數(shù)據(jù)
怎么在Petyninux 2014.4上使用Zynq上的PL UART?
zynq 7020 PS和zynq PL是如何通話的?
請(qǐng)問(wèn)zynq 怎么實(shí)現(xiàn)PS與PL數(shù)據(jù)交互,然后通過(guò)UART串口打印出來(lái)?
使用Zynq PL結(jié)構(gòu)時(shí)鐘驅(qū)動(dòng)代碼沒(méi)有反應(yīng)是為什么?
如何在PL端開(kāi)發(fā)程序
PS端實(shí)現(xiàn)FreeRTOS嵌入式系統(tǒng)
AD9681是否可被zynq-7020的pl端驅(qū)動(dòng)?
關(guān)于Zynq-7000 PL端HDMI的顯示控制的性能分析和應(yīng)用介紹
ZYNQ實(shí)戰(zhàn)之PL端LED流水燈設(shè)計(jì)
ZYNQ進(jìn)階:PL端UART 發(fā)送設(shè)計(jì)案例

評(píng)論