chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado的“Placement Exploration”配方案例分析

電子設(shè)計(jì) ? 來(lái)源:Plunify社區(qū) ? 作者:FPGA設(shè)計(jì)優(yōu)化 ? 2020-12-31 10:36 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

盡管 Vivado 不支持 “placement cost tale”的功能,InTime 卻有一個(gè)相似功能叫做“Placement Exploration”配方(Receipe),并且不會(huì)對(duì)性能產(chǎn)生任何影響。在本文中,我們將通過(guò)展示幾則用戶案例的結(jié)果,來(lái)了解這個(gè)布局配方的作用以及它能對(duì)您有哪些幫助。

1. 什么是“Placement Exploration”配方?

Placement Exploration 這種策略可以將非關(guān)鍵的寄存器位置隨機(jī)化。這樣可以讓 Vivado 探索更多的可能性,使用不同的布局布線計(jì)算來(lái)產(chǎn)生不同的結(jié)果,同時(shí)不會(huì)影響設(shè)計(jì)的功能。

2. 運(yùn)行原理

這個(gè)配方需要設(shè)計(jì)有一些非關(guān)鍵的單元(單元已經(jīng)達(dá)到時(shí)序路徑),目標(biāo)器件要有一些未使用的 slice。設(shè)計(jì)中未使用的 slice 越多,就有更多的運(yùn)行組合可以創(chuàng)造出來(lái),從而提升隨機(jī)性,取得更好的結(jié)果。

如果這些需要沒(méi)有滿足,用戶在運(yùn)行配方的時(shí)候會(huì)看到下面的報(bào)錯(cuò)。

這種情況下,您需要重新檢驗(yàn)設(shè)計(jì),看看是不是沒(méi)有假路徑(false path,適用于 InTime 2.2.1以前的版本)或者是不是器件可用的 slice 數(shù)量較少。如果是因?yàn)闆](méi)有假路徑,您可以查看是否可以為設(shè)計(jì)設(shè)置假路徑。

3. 真實(shí)案例
我們繼續(xù)前面案例。下面的代碼可以讓您使用FEP Tcl API 來(lái)在云端編譯:

項(xiàng)目一
· Device 器件: xcvu190

· TNS (ns) : -5841.436

· WNS (ns): -0.725

· WHS (ns): 0.016

· CLB Utilization 利用率 (%): 80.15

· Run Time 運(yùn)行時(shí)間: 04:46

o4YBAF9uKCKAPoBCAADW635s0Hk880.png

本設(shè)計(jì)優(yōu)化了兩輪。每輪有20-30次編譯以及結(jié)果。對(duì)于 placement exploration,我們從前一輪的結(jié)果中選取最好的WNS 結(jié)果,在這個(gè)案例中,是-0.417ns。然后將它設(shè)置成“父版本”來(lái)進(jìn)行探索。在下表(log)中,您可以看到結(jié)果中“種子”的作用,WNS 有著非常廣泛的分布值。最好 WNS結(jié)果的平均值是-0.694ns,產(chǎn)生了高達(dá)0.457ns的巨大變化。如果您對(duì)比最好 WNS 結(jié)果和上一輪的 Placement Exploration,WNS 顯著提升了43%。

圖一: TNS 盒狀圖

圖一: TNS 盒狀圖

圖二: WNS盒狀圖

圖二: WNS盒狀圖

項(xiàng)目二
· Device器件: xcvu190-flgb2104

· TNS (ns) : -10229.035

· WNS (ns): -1.203

· WHS (ns): 0.016

· CLB Utilization 使用率(%): 75.71

· Run Time 運(yùn)行時(shí)間: 04:33

o4YBAF9uKCeAbwZvAADqqhg0cjA679.png

與項(xiàng)目一相似,項(xiàng)目二也有兩輪優(yōu)化。在第一輪中,目標(biāo)是取得最好的WNS。我們使用上一輪最好的 WNS 結(jié)果(-0.404),運(yùn)行一輪 placement exploration?;?placement exploration 的結(jié)果, 平均值是-0.512ns。最好結(jié)果是-0.187,對(duì)于原父版本的結(jié)果來(lái)說(shuō),325ps是一個(gè)高達(dá)53%的巨幅提升。

圖三: 項(xiàng)目二 TNS

圖三: 項(xiàng)目二 TNS

圖四: 項(xiàng)目二 WNS

圖四: 項(xiàng)目二 WNS

4. 技術(shù)總結(jié)
結(jié)果的提升不言自明。如果您在為最終的300ps提升而奮戰(zhàn),請(qǐng)考慮使用這個(gè)方法,它能幫您在截止日期之前達(dá)到要求。

最后一點(diǎn)需要說(shuō)明的是,運(yùn)行附加的編譯需要很多計(jì)算能力和運(yùn)行時(shí)間。而最好的解決方案是云計(jì)算,您可以使用您自己的云服務(wù),或者注冊(cè)一個(gè) Plunify Cloud 賬戶。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5495

    瀏覽量

    127866
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    844

    瀏覽量

    70117
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫(xiě)完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?851次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    基于數(shù)據(jù)算法驅(qū)動(dòng)的配方研發(fā)新模式

    、實(shí)現(xiàn)自動(dòng)化優(yōu)化,顯著提升了研發(fā)效率、降低了成本,并推動(dòng)了產(chǎn)品創(chuàng)新。以下是該模式的核心框架、技術(shù)路徑、應(yīng)用場(chǎng)景及未來(lái)趨勢(shì)的詳細(xì)分析。 一、新模式的核心框架 數(shù)據(jù)算法驅(qū)動(dòng)的配方研發(fā)模式以“數(shù)據(jù)采集-算法建模-智能
    的頭像 發(fā)表于 08-06 17:25 ?656次閱讀

    Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板(Evaluation Board)進(jìn)行 FPGA 開(kāi)發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開(kāi)發(fā)板,這樣 Vivado 能夠自動(dòng)配置
    的頭像 發(fā)表于 07-15 10:19 ?1085次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    中型數(shù)據(jù)中心中的差分晶體振蕩器應(yīng)用與匹配方案

    同步模塊等。 典型設(shè)備與匹配方案 1. 核心交換機(jī)與路由器 匹配方案: FCO-5L 100MHz / 156.25MHz LVPECL 輸出 芯片型號(hào): Broadcom BCM56870
    發(fā)表于 07-01 16:33

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?842次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來(lái)到至芯科技FPGA煉獄營(yíng)地,準(zhǔn)備開(kāi)啟我們的偉大征程!正所謂“兵馬未動(dòng),糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場(chǎng),我們何以入場(chǎng),何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?2368次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡(jiǎn)介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來(lái)分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?793次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)<b class='flag-5'>分析</b>簡(jiǎn)介

    Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:28 ?2次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設(shè)計(jì)<b class='flag-5'>分析</b>與收斂技巧

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    云計(jì)算環(huán)境下的IP地址分配方

    之前我們聊過(guò)在計(jì)算機(jī)環(huán)境下IP地址的分配方式,但在云計(jì)算環(huán)境下,IP地址的分配方式更加靈活,可以根據(jù)實(shí)際需求進(jìn)行配置,用來(lái)滿足不同企業(yè)和應(yīng)用的需求。 在云計(jì)算環(huán)境中,IP地址分配主要涉及到云服務(wù)
    的頭像 發(fā)表于 12-19 14:02 ?740次閱讀

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?6738次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1715次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    vivado導(dǎo)入舊版本的項(xiàng)目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項(xiàng)目的時(shí)候,IP核被鎖,無(wú)法解開(kāi),請(qǐng)問(wèn)該如何解決。 使用軟件:vivado 2019.2 導(dǎo)入項(xiàng)目使用版本:vivado 2018
    發(fā)表于 11-08 21:29

    使用Vivado通過(guò)AXI Quad SPI實(shí)現(xiàn)XIP功能

    本博客提供了基于2023.2 Vivado的參考工程,展示如何使用Microblaze 地執(zhí)行(XIP)程序,并提供一個(gè)簡(jiǎn)單的bootloader。
    的頭像 發(fā)表于 10-29 14:23 ?2394次閱讀
    使用<b class='flag-5'>Vivado</b>通過(guò)AXI Quad SPI實(shí)現(xiàn)XIP功能

    Vivado使用小技巧

    有時(shí)我們對(duì)時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對(duì)應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開(kāi)布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1310次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧