chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用與非門或或非門實現(xiàn)非門的案例解析

電子設(shè)計 ? 來源:電子技術(shù)設(shè)計 ? 作者:Max Maxfield ? 2021-01-19 12:00 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

這篇文章分為三個部分,解讀某個學(xué)生在EDN姐妹媒體EEWeb論壇上所提出的一個問題,其核心如下:他的老師布置了一個布爾方程式;然后要求他創(chuàng)建相應(yīng)的真值表;然后再告訴他要進行卡諾圖化簡;最后要他必須只使用與非(NAND)門或只使用或非(NOR)門來實現(xiàn)這個電路。

因此,一開始要做的就是考慮為什么首先要提出這種問題。接下來就是更詳細地研究這個學(xué)生的特定問題,并將其轉(zhuǎn)換成最初的與或解決方案。然后,就是考慮將與或電路轉(zhuǎn)換為與非-或非對應(yīng)電路的一般概念。最后,就是用所學(xué)的知識來解決這個學(xué)生的最初問題。

為什么要只使用與非門或只使用或非門?

那么,為什么老師都會要求他的學(xué)生只使用與非門或只使用或非門來實現(xiàn)邏輯函數(shù)?(請注意,我特地不說“只使用與非門或或非門”,因為這有可能被理解成可以使用與非門和或非門,而不使用與門和或門。)

盡管學(xué)生可能對此感到驚訝,但不一定就說明老師是個不成功的人,他生活中唯一的樂趣就是去折磨學(xué)生。話雖這么說,但回想起我自己還是一名學(xué)生的日子,我們最好不要實際排除這種可能的動機。

我不由自主地想到老師給學(xué)生布置這個作業(yè)可能有以下原因:

1.給出一個用與門或或門(乘積的和或和的乘積形式)描述的電路,然后要求學(xué)生將其轉(zhuǎn)換成只使用與非門、只使用或非門或使用與非門和或非門組合的另一種表現(xiàn)形式,是確保讓學(xué)生了解各種邏輯門如何工作的好方法。它還有助于確保讓學(xué)生了解德·摩根變換之類的內(nèi)容。

2.如果你想使用簡單的邏輯器件——例如包含六個非門或四個2輸入與門、或門、與非門或或非門的雙列直插(DIL)封裝集成電路(IC)——來設(shè)計印制電路板(PCB),而你可能正好沒有與門之類的東西,但是碰巧有一個與非門和一個非門備用(或者可能是一個或門和三個非門),那么在這種情況下,你對邏輯門的理解就可能扭轉(zhuǎn)局面。

3.最簡單的邏輯門是非門。假設(shè)是CMOS電路,那么一個非門需要兩個晶體管。與非門和或非門要復(fù)雜一些,這兩種門每種包含四個晶體管。然后是與門和或門,這兩種門每種包含六個晶體管。也就是說,如果使用與非門或或非門代替與門或或門,那么所使用的晶體管數(shù)量可以減少三分之一。

4.關(guān)于上一點,與門實際上是由一個與非門后接一個非門構(gòu)成的(同樣,或門是由一個或非門后接一個非門所組成)。除了使用4+2=6個晶體管外,這還說明與門(和或門)具有兩級延遲。因此,如果可以使用與非門取代與門(或用或非門取代或門),所得到的電路會運行得更快。

5.順便稍微說一句,本文所討論的所有內(nèi)容在我的書“Bebop to the Boolean Boogie”中都有詳細描述。

實際上,現(xiàn)在已很少有人在門級進行設(shè)計。取而代之的是以較高層級的抽象捕獲設(shè)計,然后使用邏輯綜合引擎生成相應(yīng)的門級等效設(shè)計。這說明上述第2點到第4點不再像以前那樣重要。

你可以爭辯說,第1點也是如此,但我不太同意。我的想法是,它類似于使用計算器進行計算的概念。如果你有一個計算器,那你實際上就不需要知道如何對整數(shù)、實數(shù)和浮點數(shù)進行加減乘除運算,但是,如果你掌握了這類知識,那么當(dāng)你計算器的電池沒電時,它就可以派上用場。同樣,盡管你可能不需要每天處理布爾結(jié)構(gòu),但是在需要時知道如何處理就會非常方便。

思考問題

所以,下面是那個學(xué)生給我的。他首先說,老師向班級展示了以下方程式:

o4YBAGAGV5yALj5NAABIPiyK1Ps266.png

那個學(xué)生還告訴我,他已經(jīng)使用這個方程式生成了下面的真值表,但是從這時起,他遇到了麻煩而做不下去了。

pIYBAGAGV6uAIp1rAAByyKRz8kU751.png

好吧,我不得不告訴他,我對他遇到的問題一點都不感到驚訝,因為在他的方程式里有六個乘積項,每個乘積項在他的真值表的輸出列中都應(yīng)該有一個對應(yīng)的1,但是實際上,他的真值表的輸出列中只有五個1。

我對這個情況進行了反復(fù)考慮,我認(rèn)為潛在的問題是他缺乏對基本原理的理解。還有一點是,如果有一個學(xué)生感到困惑,那么就很可能不止他一個人。最后但同樣重要的是,我記得我剛開始時有點困惑不解,所以我會花一點時間逐步解決這個問題(如果你感到無聊,請隨時跳過;或者,你也可以隨時試著發(fā)現(xiàn)我可能引入的任何故意的錯誤,以便了解你是否有集中精力)。

我要做的第一件事就是在方程式中對乘積項進行編號,以便可以對我們所處的位置和所做的事進行跟蹤(如果我們是來真的,那么就不必費心對乘積項進行編號):

pIYBAGAGV7SAOjYnAAB5B6udGD8219.png

下一步是創(chuàng)建真值表??梢詮囊詷?biāo)準(zhǔn)二進制數(shù)表示的所有輸入組合開始,如下面的(a)所示;然后將與六個乘積項相對應(yīng)的六個1加起來,如(b)到(g)所示;最后把任何剩余的輸出“位置”都填入0,如下面的(h)所示。

o4YBAGAGV7-AGhOmAAQjJg7NJtA729.png

這里要注意的重點是,將方程式轉(zhuǎn)換為真值表確實一點也不困難。話雖如此,但無論誰這樣做,都必須了解這個過程背后的基本邏輯。再看一下這個方程式,其本質(zhì)可以這樣來表達:“如果第一個乘積項(第一個與函數(shù))為真,則輸出為真(邏輯1),或者如果第二乘積項為真,則輸出為真,或者如果第三乘積項為真……)。這就是為什么可以在與每個乘積項相對應(yīng)的輸出列中簡單地填寫1——如果這些乘積項中的任何一項為真,則輸出為真(1),否則輸出為假(0)。

下一步是創(chuàng)建卡諾圖。首先是創(chuàng)建網(wǎng)格本身。由于總共有三個輸入,因此可以使用兩種方法(方案)來做這一步,如下所示:

o4YBAGAGV9GASiZHAADGZrShsZw046.png

選擇使用哪種方案都沒有關(guān)系。這兩種情況下答案都是相同的(如果不是,那就確實有問題)。這里使用方案1,這種方法我比較喜歡。如果有任何學(xué)生正在閱讀本文,我建議你在這步完成后從此處開始,自己使用卡諾圖方案2進行重做,以便確保你真正了解這個過程。

查看卡諾圖方案1,觀察“AB”所處的位置。右側(cè)是與AB輸入相關(guān)的0和1的四種組合:“00”、“01”、“11”和“10”。請務(wù)必注意,這四種組合是以格雷碼形式進行排列,這樣就可以讓我們從一個值移到相鄰值時,只會有一位發(fā)生變化。這是卡諾圖運作的關(guān)鍵。

o4YBAGAGV92AfwtQAAArtgcQj1E609.png

在二進制代碼中,當(dāng)從01過渡到10時,會有兩位發(fā)生變化。相比之下,如果查看格雷碼(01至11)中的相應(yīng)轉(zhuǎn)換,則只有一位發(fā)生變化。

此外,請注意二進制代碼的最后一行。如果要從這一行轉(zhuǎn)而過渡到第一行(11到00),那么就會再次有兩位發(fā)生變化。但是,如果查看格雷碼中的相應(yīng)行(10到00),則會再次看到只有一位發(fā)生變化。

好了,現(xiàn)在來填充卡諾圖。這一步是向方程式中的乘積項所對應(yīng)的每個方框中填入1。這里再次按照下面的步驟逐步填寫(圓圈中的小數(shù)字1到6與初始方程式中的乘積項相對應(yīng)):

o4YBAGAGV-iAThQ2AAHF4vMnrGY913.png

這里需要注意的另一點是,不需要真值表即可填充卡諾圖。這里要做的只是沿著方程式一項一項來,對每個乘積項在對應(yīng)的卡諾圖“方框”中填入1。

下一步是使用卡諾圖來化簡邏輯表達式。從上面的最終卡諾圖(f)可以立即看出,可以將其簡化為三個項。像往常一樣,我們一次一次地完成每一步。

觀察下圖中用紅色圈出的兩個1,我們知道,這兩種情況下的輸出均為1。對于這兩個框中的每個框都有A=0,C=1,因此這兩個值很重要。但是,這兩個框中有一個是B=0,另一個則是B=1。這就是說,只要A=0,C=1,那么我們就不在乎B是0還是1。

pIYBAGAGV_OAZivoAABLRqkbTqo363.png

接下來看一下下圖中用紅色圈出的第二組兩個1。對于這兩個框中的每個框都有A=1,C=0,因此這兩個值很重要。但是,這兩個框中也是有一個是B=0,另一個是B=1。這就是說,只要A=1,C=0,那么我們就不在乎B是0還是1。

pIYBAGAGV_yAEZqGAABaXWPAIPc620.png

最后但同樣重要的是,下面來看一下下圖中用紅色圈出的一組四個1(卡諾圖的技巧之一是可以將相同的1用作多個組的一部分)。

o4YBAGAGWAaAJl4uAABjWzlgAms578.png

在這種情況下,這四個框中有兩個框是A=0,另外兩個框則是A=1,這就是說我們不在乎A是0還是1。類似地,這四個框中有兩個框是C=0,另外兩個框是C=1,因此我們就不在乎C是0還是1。實際上,對于所有這四個框而言,唯一恒定的輸入是B,它始終為1。

這樣,就可以使用卡諾圖最簡表達式來編寫優(yōu)化的乘積和方程,如下所示:

o4YBAGAGWByAfNLaAAAZgyYmSLk270.png

由此就可以使用非門、與門和或門輕松繪制相應(yīng)的門級原理圖,如下所示:

pIYBAGAGWBGAbZaHAAEKMWmnKug752.png

至此,我知道你會跟我說我們沒有使用!B信號(這里使用“!”字符來表示非B,因為在文本里在字母上畫一條橫線有點難),但我們將在不久的將來使用它。說到這,未來比你想象的要近。這是我們必須考慮的重點,因為那位令人討厭的老師他所布置的作業(yè)是只使用與非門或或非門來展示最終電路。

使用與非門或或非門實現(xiàn)非門

讓我們從容易的開始,先解決本例中的三個非門。首先我們先回憶一下,五種常見基本門的真值表如下所示:

o4YBAGAGWCmAYWRQAAICtG3P94o890.png

也就是說,如果將與非門的輸入捆綁(連接)在一起,那么得到的功能就是非門。如果將或非門的輸入捆綁在一起,那么得到的結(jié)果也相同。也就是說,以下功能相同:

o4YBAGAGWESAVcRzAACNX3dPbe0004.png

對與門、或門、與非門和或非門進行德·摩根變換

奧古斯都·德·摩根(Augustus DeMorgan,1806至1871年)是喬治·布爾(George Boole)的同齡人。他在符號邏輯領(lǐng)域做出了重大貢獻,尤其是我們現(xiàn)在在用的一組規(guī)則——德·摩根變換。

為了對布爾表達式進行德·摩根變換,需要按以下步驟進行:

1.將所有的與運算符換成或運算符,反之亦然。

2.將所有的輸入變量反轉(zhuǎn),也可將任何0換成1,反之亦然。

3.將整個函數(shù)反轉(zhuǎn)。

4.減少任何多次反轉(zhuǎn)。

一般而言,我們傾向于對多項式進行德·摩根變換,但是也可以對單個門進行變換,這樣就得到以下結(jié)論:

o4YBAGAGWFyAM3SoAAF-FuPwoz4240.png

我不了解你,所以沒辦法解釋,但是在查看了上面的德·摩根變換后,我感覺很滿意,并且感覺在(邏輯)世界中一切都是對的。

只使用與非門來表示電路

老實說,現(xiàn)在我們已奠定了基礎(chǔ),這個部分非常容易。讓我們回憶下,使用非門、與門和或門實現(xiàn)的電路是什么樣的:

o4YBAGAGWG2AVFHKAAD0ORWXc2s719.png

我對它們進行了顏色編碼,以便讓我們清楚了解自己在做什么。下面就來做出決定,我們只希望使用與非門。因此,使用前面討論的所有內(nèi)容,就可以將非門、或門和與門換成與非門。

和往常一樣,我們一步步來做。首先從左邊用粉紅色表示的三個非門開始。我們知道,可以將這三個門中的每一個換成一個2輸入與非門(它們的輸入是捆綁在一起),所以這里沒有問題。

o4YBAGAGWHmAB3WBAAAw-Kx9YW4443.png

接下來來研究電路右側(cè)用綠色表示的3輸入或門。根據(jù)德·摩根變換,我們知道,可以用一個3輸入與非門(其輸入帶有非門)來代替它,如下所示。

o4YBAGAGWISASHw-AACbpnVwLu4722.png

當(dāng)然,可以將這三個非門中的每一個再次用一個2輸入與非門來替換,如下所示:

o4YBAGAGWJGAVrQ4AAClV89UGV4090.png

因此,現(xiàn)在只需要考慮電路中間兩個用藍色表示的與門了。當(dāng)然,德·摩根變換在這里幫不上忙,因為與門的等效電路是將或非門的所有輸入都加上非門,但這個作業(yè)不允許我們使用或非門。

有時,我們傾向于使事情變得比所需要的更復(fù)雜。在這種情況下,要做的就是記住,與門實際上是由與非門后接一個非門形成的(同樣,或門是由或非門后接一個非門所組成)。也就是說,可以像下面這樣來替換與門:

o4YBAGAGWJyAAGIsAAB5xyfLLGo908.png

當(dāng)然,由于作業(yè)要求只使用與非門,因此必須將非門替換成其等效的2輸入與非門,如下所示:

pIYBAGAGWKeAbk5VAACMFeaE-Ww427.png

現(xiàn)在,萬事大吉了。因此,如果把上述所有變換結(jié)合起來,那么只使用與非門的實現(xiàn)就如下所示:

pIYBAGAGWLKAINfoAAIm77cntBU577.png

雖然上面的電路可以執(zhí)行所需的功能,但是這里有幾個門浪費了,因為如下面用紅色框框出的部分所示,有兩個地方出現(xiàn)了非門接非門的情況(當(dāng)然都是用與非門來實現(xiàn)):

pIYBAGAGWMGAGhj9AAJXubaQbQ4224.png

每當(dāng)以非函數(shù)形式出現(xiàn)偶數(shù)次反轉(zhuǎn)時,都可以用一條簡單的線來代替它們。因此,稍作修改就得到如下所示的最終電路:

pIYBAGAGWNOAJAHuAAEZ9Fe13zY336.png

如果非門、與非門和或非門分別等于一級延遲,與門和或門分別等于兩級延遲,那么在最初的非門、與門和或門電路實現(xiàn)中,最壞情況的輸入到輸出路徑就等于1+2+2=5級延遲。相比之下,經(jīng)過優(yōu)化的只使用與非門的實現(xiàn)則僅會發(fā)生最多1+1+1=3級延遲。

再說一次,如果有任何學(xué)生正在閱讀本文,只是為了確保你100%掌握以上所有內(nèi)容,建議你以以上討論為基礎(chǔ)創(chuàng)建只使用或非門的實現(xiàn)。在此期間,歡迎提出任何意見和問題,也希望能有更多有經(jīng)驗的讀者愿意分享任何相關(guān)的提示與技巧。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • NAND
    +關(guān)注

    關(guān)注

    16

    文章

    1756

    瀏覽量

    141059
  • 晶體管
    +關(guān)注

    關(guān)注

    78

    文章

    10396

    瀏覽量

    147769
  • 非門
    +關(guān)注

    關(guān)注

    1

    文章

    34

    瀏覽量

    34548
  • CMOS電路
    +關(guān)注

    關(guān)注

    0

    文章

    50

    瀏覽量

    12072
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    深入解析M74HC03:高速CMOS四2輸入開漏與非門的卓越性能

    深入解析M74HC03:高速CMOS四2輸入開漏與非門的卓越性能 在電子工程師的日常設(shè)計中,邏輯門電路是構(gòu)建復(fù)雜數(shù)字系統(tǒng)的基礎(chǔ)。今天,我們將深入探討一款具有卓越性能的高速CMOS四2輸入開漏與非門
    的頭像 發(fā)表于 02-05 16:25 ?469次閱讀

    長晶科技與非門系列國產(chǎn)化替代TI與安世料號的方案

    景中,已能實現(xiàn)對德州儀器(TI)和安世半導(dǎo)體(Nexperia)相應(yīng)料號的pin-to-pin替代。長晶代理商南山電子在本文將基于長晶與非門產(chǎn)品列表,系統(tǒng)梳理其如何
    的頭像 發(fā)表于 11-26 17:11 ?979次閱讀
    長晶科技<b class='flag-5'>與非門</b>系列國產(chǎn)化替代TI與安世料號的方案

    SN74LV4T00四路2輸入正邏輯與非門技術(shù)解析

    Texas Instruments SN74LV4T00/SN74LV4T00-Q1四路與非門包含四個具有施密特觸發(fā)輸入的獨立雙輸入與非門。每個邏輯門以正邏輯執(zhí)行布爾函數(shù) Y = A ● B。輸出電平以電源電壓(V ~CC~ )為基準(zhǔn),支持1.8V、2.5V、3.3V和5
    的頭像 發(fā)表于 08-25 13:46 ?1301次閱讀
    SN74LV4T00四路2輸入正邏輯<b class='flag-5'>與非門</b>技術(shù)<b class='flag-5'>解析</b>

    SN74AHCT00四路2輸入正邏輯與非門技術(shù)解析

    Texas Instruments SN74AHCT00/SN74AHCT00Q-Q1四路雙輸入正與非門以正邏輯執(zhí)行布爾函數(shù)Y = A ? BY = A+B。這些器件的工作電壓范圍為4.5V至
    的頭像 發(fā)表于 08-25 11:29 ?1796次閱讀
    SN74AHCT00四路2輸入正邏輯<b class='flag-5'>與非門</b>技術(shù)<b class='flag-5'>解析</b>

    SN74AHC02四路2輸入正或非門技術(shù)解析與應(yīng)用指南

    Texas Instruments出品的SN74AHC02/SN74AHC02-Q1四路雙輸入或非門的工作范圍為2V到5.5V。在正邏輯中,該款設(shè)備執(zhí)行布爾功能 Y = A ? B Y = A
    的頭像 發(fā)表于 08-20 11:01 ?1253次閱讀
    SN74AHC02四路2輸入正<b class='flag-5'>或非門</b>技術(shù)<b class='flag-5'>解析</b>與應(yīng)用指南

    SN74AHCT1G02 2輸入正或非門技術(shù)解析與應(yīng)用指南

    Texas Instruments SN74AHCT1G02/SN74AHCT1G02-Q1雙路輸入正或非門以正邏輯執(zhí)行布爾函數(shù)Y = A × B Y = A + B。Texas Instruments SN74AHCT1G02-Q1器件符合 AEC-Q100汽車應(yīng)用類
    的頭像 發(fā)表于 08-15 15:11 ?1188次閱讀
    SN74AHCT1G02 2輸入正<b class='flag-5'>或非門</b>技術(shù)<b class='flag-5'>解析</b>與應(yīng)用指南

    SN74AHC132四通道施密特觸發(fā)與非門技術(shù)解析與應(yīng)用指南

    Texas Instruments SN7AHC132 4通道4輸入與非門是一款四通道正與非門,設(shè)計用于2V至5.5V V~CC~運行。該器件以正邏輯執(zhí)行布爾函數(shù)Y = A × BY = A
    的頭像 發(fā)表于 08-15 10:51 ?959次閱讀
    SN74AHC132四通道施密特觸發(fā)<b class='flag-5'>與非門</b>技術(shù)<b class='flag-5'>解析</b>與應(yīng)用指南

    SN74AHC1G02單通道2輸入正邏輯或非門技術(shù)解析

    Texas Instruments SN74AHC1G02/SN74AHC1G02-Q1 2輸入正向或非門包含單個2輸入或非門,以正向邏輯執(zhí)行布爾函數(shù)Y = A × BY = A + B。Texas Instruments S
    的頭像 發(fā)表于 08-11 16:24 ?1282次閱讀
    SN74AHC1G02單通道2輸入正邏輯<b class='flag-5'>或非門</b>技術(shù)<b class='flag-5'>解析</b>

    SN74LV4T02-EP 四通道雙輸入或非門技術(shù)解析

    Texas Instruments SN74LV4T02-EP四通道二輸入或非門包含四個獨立的雙輸入或非門,具有擴展電壓操作,允許電平轉(zhuǎn)換。每個邏輯門以正邏輯執(zhí)行布爾函數(shù)Y = A + B。輸出電平支持1.2V、1.8V、2.5V、3.3V和5V CMOS電平,并以電源電
    的頭像 發(fā)表于 08-11 14:11 ?1227次閱讀
    SN74LV4T02-EP 四通道雙輸入<b class='flag-5'>或非門</b>技術(shù)<b class='flag-5'>解析</b>

    Texas Instruments SN74LVC7002A/SN74LVC7002A-Q1雙輸入或非門數(shù)據(jù)手冊

    Texas Instruments SN74LVC7002A/SN74LVC7002A-Q1四通道雙輸入或非門包含四個獨立的雙輸入或非門,具有施密特觸發(fā)輸入。每個邏輯門以正邏輯執(zhí)行布爾函數(shù)Y=A+B
    的頭像 發(fā)表于 08-01 14:15 ?1387次閱讀
    Texas Instruments SN74LVC7002A/SN74LVC7002A-Q1雙輸入<b class='flag-5'>或非門</b>數(shù)據(jù)手冊

    Texas Instruments SN74LVC7266A/SN74LVC7266A-Q1雙輸入異或非門數(shù)據(jù)手冊

    Texas Instruments SN74LVC7266A/SN74LVC7266A-Q1四路雙輸入異或非門包含四個獨立雙輸入異或非門。每個邏輯門以正邏輯執(zhí)行布爾函數(shù)Y=A ⊕ B。該器件包含
    的頭像 發(fā)表于 08-01 14:07 ?957次閱讀
    Texas Instruments SN74LVC7266A/SN74LVC7266A-Q1雙輸入異<b class='flag-5'>或非門</b>數(shù)據(jù)手冊

    Texas Instruments SN74LVC10A與非門數(shù)據(jù)手冊

    Texas Instruments SN74LVC10A與非門是三通道三輸入正與非門,設(shè)計在1.65V~CC~ 至3.6V~CC~ 電壓范圍內(nèi)工作。輸入接受高達5.5V電壓。這些與非門具有4.9ns
    的頭像 發(fā)表于 07-29 10:08 ?756次閱讀
    Texas Instruments SN74LVC10A<b class='flag-5'>與非門</b>數(shù)據(jù)手冊

    Texas Instruments SN74HC132/SN74HC132-Q1四路雙輸入與非門數(shù)據(jù)手冊

    Texas Instruments SN74HC132/SN74HC132-Q1四路雙輸入與非門包含四個獨立的雙輸入與非門。每個邏輯門以正邏輯執(zhí)行布爾函數(shù)Y=A?B。此系列器件的工作溫度范圍很寬
    的頭像 發(fā)表于 07-17 15:05 ?730次閱讀
    Texas Instruments SN74HC132/SN74HC132-Q1四路雙輸入<b class='flag-5'>與非門</b>數(shù)據(jù)手冊

    Texas Instruments SN74AUP1T87 2輸入正異或非門數(shù)據(jù)手冊

    Texas Instruments SN74AUP1T87 2輸入正異或非門執(zhí)行布爾函數(shù)Y = A ⊕ B,指定用于邏輯級轉(zhuǎn)換應(yīng)用,輸出以電源V~CC~ 為基準(zhǔn)。AUP技術(shù)是一種低功耗邏輯技術(shù),旨在
    的頭像 發(fā)表于 07-08 10:46 ?672次閱讀
    Texas Instruments SN74AUP1T87 2輸入正異<b class='flag-5'>或非門</b>數(shù)據(jù)手冊

    Texas Instruments SN74HC03四路雙輸入與非門數(shù)據(jù)手冊

    Texas Instruments SN74HC03四路雙輸入與非門包含4個具有開漏輸出的獨立雙輸入與非門。每個邏輯門以正邏輯執(zhí)行布爾函數(shù)Y = /A ● /B。Texas Instruments SN74HC03具有2V至6V的寬工作電壓范圍和20μA(最大值)的低功耗
    的頭像 發(fā)表于 07-03 11:46 ?967次閱讀
    Texas Instruments SN74HC03四路雙輸入<b class='flag-5'>與非門</b>數(shù)據(jù)手冊