01 案例重點(diǎn)

通過部署在線電氣測(cè)試，測(cè)量和分析，減少晶圓損失和成本

使用24個(gè)專用的并行SMU通道（每一個(gè)探針一個(gè)通道），以較小的尺寸將制造周期縮短3 倍

使用軟件包開發(fā)靈活的測(cè)試和測(cè)量例程，進(jìn)一步提高系統(tǒng)功能

晶圓/芯片工藝過程從空白的硅晶圓開始到最終制成電子功能芯片終結(jié)，整個(gè)過程需要依次執(zhí)行數(shù)百個(gè)專業(yè)的工藝步驟(稱為工藝流程)。但是，考慮到R&D環(huán)境的性質(zhì)以及各個(gè)工藝步驟的復(fù)雜性，如果在某個(gè)工藝流程中出現(xiàn)問題，可能導(dǎo)致功能器件的良率大幅下降。 在工藝流程的早期對(duì)晶圓上的單個(gè)芯片/器件進(jìn)行電子測(cè)試，有助于了解片上設(shè)備的性能和執(zhí)行早期的半導(dǎo)體工藝監(jiān)管。目前已有具備在線測(cè)試功能的大型設(shè)備，但是對(duì)于之前的fab工廠來說，若沒有在其中嵌入在線（in-line）電氣測(cè)試系統(tǒng)，就無法獲得工藝流程中關(guān)鍵點(diǎn)的反饋。因此不得不從fab廠中取出晶圓，然后使用現(xiàn)有的參數(shù)測(cè)試儀對(duì)其進(jìn)行測(cè)試，這就會(huì)導(dǎo)致整個(gè)流程中斷。而且，由于污染問題，從fab廠取出來的晶圓無法返回進(jìn)行進(jìn)一步加工，就會(huì)損失大量的晶圓，制造周期大大增長(zhǎng)，項(xiàng)目交付時(shí)間也大大延遲了。

圖1.半導(dǎo)體制造工藝流程簡(jiǎn)圖 工廠研發(fā)的測(cè)試芯片系統(tǒng)由數(shù)千個(gè)具有各種尺寸和架構(gòu)的晶體管、電阻器和電容器組成。其中可能包含小型演示電路，我們需要測(cè)試所有這些器件，以正確分析特定的半導(dǎo)體制造工藝。 如果有一套工廠內(nèi)部半導(dǎo)體自動(dòng)測(cè)試設(shè)備（ATE），能夠24/7全天候執(zhí)行測(cè)試操作，就可以大大減少研發(fā)項(xiàng)目的交付時(shí)間并降低總體成本。因此我們需要一種多功能的測(cè)試系統(tǒng)，可以快速、準(zhǔn)確地執(zhí)行測(cè)試，以支持我們的各種行業(yè)聯(lián)盟計(jì)劃。并要求該系統(tǒng)需要能夠滿足所有的參數(shù)和功能IC測(cè)試需求，而且可以輕松擴(kuò)展來滿足未來半導(dǎo)體制造工業(yè)技術(shù)的測(cè)試需求。

02 第一階段測(cè)試

為了減少晶圓檢測(cè)的成本就需要更高效的替代解決方案。但是市場(chǎng)上的測(cè)試系統(tǒng)不是專注于參數(shù)測(cè)試，就是專注于功能測(cè)試，無法兼顧。而且，傳統(tǒng)的參數(shù)測(cè)試儀利用開關(guān)矩陣來共享SMU，數(shù)字萬用表（DMM）和LCR測(cè)試儀等資源，這會(huì)降低信號(hào)的完整性并使操作順序化，無法并行執(zhí)行。此外這些儀器通常需要花費(fèi)很長(zhǎng)時(shí)間來進(jìn)行編程序，而且采用固定密封裝，缺乏靈活的性，價(jià)格也很昂貴。

自發(fā)展至今，PXI被各行各業(yè)廣泛采用，可有效的幫助企業(yè)降低成本、提高績(jī)效，同時(shí)具有強(qiáng)大的經(jīng)濟(jì)實(shí)力，可以更輕松地幫助各個(gè)企業(yè)度過不同的產(chǎn)業(yè)波動(dòng)期。最終選擇了一種高精度的每通道SMU儀器；除了PXI儀器外，還配備了自動(dòng)晶圓加工系統(tǒng)的探針臺(tái)，該系統(tǒng)可以在無人值守的情況下運(yùn)行；開發(fā)了一個(gè)定制的探針卡，并將所有晶圓探測(cè)組件連接到一個(gè)容納PXI儀器的19英寸機(jī)架中。測(cè)試系統(tǒng)包括PXI SMU與DMM、LCR儀表和第三方低泄漏開關(guān)矩陣，他們?cè)?a target="_blank">測(cè)試點(diǎn)之間共享資源。如圖2所示。

接著利用軟件，在使用PXI模塊化儀器的ATE上開發(fā)并部署了一個(gè)參數(shù)測(cè)試?yán)處?，并?duì)其進(jìn)行了基準(zhǔn)測(cè)試，最終對(duì)過程監(jiān)控結(jié)構(gòu)進(jìn)行了測(cè)量。實(shí)現(xiàn)了全自動(dòng)、無人值守的晶圓測(cè)試，并順利地將電氣數(shù)據(jù)覆蓋為其他在線（光學(xué)）計(jì)量數(shù)據(jù)，進(jìn)行深入地進(jìn)行過程分析。

圖2.第一階段測(cè)試系統(tǒng)框架圖

圖3.相對(duì)于傳統(tǒng)測(cè)試方法的改進(jìn)

通過fab工廠內(nèi)部ATE，我們可以執(zhí)行以前的不可能完成的實(shí)驗(yàn)或晶圓成本很高的實(shí)驗(yàn)。作為一個(gè)獨(dú)立的研究機(jī)構(gòu)，這些新的實(shí)驗(yàn)為研發(fā)的半導(dǎo)體工藝技術(shù)提供了非常有價(jià)值的信息。圖3顯示的是實(shí)驗(yàn)中一些非常重要的改進(jìn)。

03 第二階段測(cè)試

將ATE系統(tǒng)的硬件配置為兩臺(tái)菊花鏈?zhǔn)絇XI機(jī)箱，25個(gè)PXIeSMU（其中24個(gè)連接到與晶圓前端接觸的探針，一個(gè)連接到吸盤觸點(diǎn)），以及一個(gè)功能強(qiáng)大的機(jī)架式控制器。探針臺(tái)和晶圓上料設(shè)備通過GPIB-USB接口進(jìn)行控制，軟件包依然作為軟件架構(gòu)的核心。 這種每針SMU方法的性能非常驚人，大大減少了測(cè)試時(shí)間，這對(duì)于大型的傳統(tǒng)臺(tái)式SMU來說是不可能的。由于這一方法可實(shí)現(xiàn)高度并行測(cè)量，不需要按順序進(jìn)行測(cè)量，節(jié)省了中間的切換步驟，因此總測(cè)試時(shí)間減少到僅為測(cè)試一個(gè)測(cè)試點(diǎn)的時(shí)間。

圖4.第二階段測(cè)試系統(tǒng)框架

假設(shè)一個(gè)探針墊模塊具有24個(gè)焊盤和12個(gè)二極管；每個(gè)二極管連接到兩個(gè)焊盤。對(duì)于fA級(jí)的二極管泄漏測(cè)量，我們需要較長(zhǎng)的測(cè)試積分（孔徑）時(shí)間來抑制測(cè)量噪聲。這一個(gè)積分時(shí)間可能會(huì)超過32個(gè)電源周期（PLC），相當(dāng)于640 ms(32 PLC x 20 ms/PLC)。在采用開關(guān)矩陣的傳統(tǒng)順序測(cè)試中，開關(guān)和建立時(shí)間大約為10 ms，這也是一個(gè)重要的影響因素。關(guān)于這一點(diǎn)，在第1階段的系統(tǒng)中，每一個(gè)探針墊模塊塊的開關(guān)和建立時(shí)間大約為7.92 s。而對(duì)于高度并行的配置，測(cè)試時(shí)間有效地減少到一個(gè)二極管的測(cè)量時(shí)間（640毫秒），快了12倍。

04 總結(jié)

根據(jù)多個(gè)應(yīng)用程序的測(cè)試時(shí)間數(shù)據(jù)，并綜合考慮了探針的步進(jìn)時(shí)間之后，可以發(fā)現(xiàn)測(cè)試速度提高了 3.35倍，過去的測(cè)試時(shí)間為每晶圓67分鐘，而現(xiàn)在采用并行測(cè)試后，每晶圓的測(cè)試時(shí)間減少為20分鐘。因此可以肯定地說，從第一階段到第二階段，測(cè)試吞吐量增加了三倍！在工藝制造周期日益縮短的情況下，吞吐量的增加將有助于于我們更加快速地交付研發(fā)成果 。此外，還可以在工藝流程的早期提取大量數(shù)據(jù)，進(jìn)行晶圓級(jí)可靠性研究。

總而言之，基于PXI的模塊化測(cè)試儀器可以有效降低檢測(cè)成本、提高檢測(cè)速率。

原文標(biāo)題：降低芯片測(cè)試成本的有效手段！

文章出處：【微信公眾號(hào)：半導(dǎo)體測(cè)試】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq