chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

射頻板疊層結(jié)構(gòu)及布線要求

Torex產(chǎn)品資訊 ? 來源:RFID世界網(wǎng) ? 2020-09-27 10:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

01

射頻板疊層結(jié)構(gòu)

RF PCB單板的疊層結(jié)構(gòu)除了要考慮射頻信號線的阻抗以外,還需要考慮散熱、電流、器件、EMC、結(jié)構(gòu)和趨膚效應(yīng)等問題,通常我們在多層印制板分層及堆疊中遵徇以下一些基本原則: A) RF PCB的每層都大面積鋪地,沒有電源平面,RF布線層的上下相鄰兩層都應(yīng)該是地平面。 即使是數(shù)?;旌习?,數(shù)字部分可以存在電源平面,但是 RF 區(qū)仍然要滿足每層都大面積鋪地的要求。
B) 對RF雙面板來說,頂層為信號層,底層為地平面。 四層RF單板,頂層為信號層,第二層和第四層為地平面,第三層走電源、控制線。特殊情況在第三層可以走一些RF 信號線。更多層的RF單板,以此類推。 C) 對于RF背板來說,上下兩表面層都是地面,為了減小過孔及連接器的引起的阻抗不連續(xù)性,第二、三、四、五層走數(shù)字信號。 而其它靠底面的帶狀線層都是 底面 信號層。同樣,RF 信號層上下相鄰兩層該是地面,每層都應(yīng)該大面積鋪地。
D) 對于大功率、大電流的射頻板應(yīng)該將RF 主鏈路放置到頂層并且用較寬的微帶線連接。 這樣有利于散熱和減小能量損耗,減少導(dǎo)線腐蝕誤差。
E) 數(shù)字部分的電源平面應(yīng)靠近接地平面,并且安排在接地平面之下。 這樣可以利用兩金屬平板間的電容作電源的平滑電容,同時(shí)接地平面還對電源平面上分布的輻射電流起到屏蔽作用。 具體疊層方法和平面分割要求可以參照EDA 設(shè)計(jì)部頒布的《20050818 印刷電路板設(shè)計(jì)規(guī)范——EMC 要求》,以網(wǎng)上標(biāo)準(zhǔn)為準(zhǔn)。

02

射頻板布線要求

2.1 轉(zhuǎn)角

射頻信號走線如果走直角,拐角處的有效線寬會(huì)增大,阻抗不連續(xù)而引起反射。故要對轉(zhuǎn)角進(jìn)行處理,主要為切角和圓角兩種方法。 (1) 切角適用于比較小的彎角,切角的適用頻率可達(dá)10GHz。

(2) 圓弧角的半徑應(yīng)足夠大,一般來說,要保證:R>3W。

2.2 微帶線布線

PCB頂層走射頻信號,射頻信號下面的平面層必須是完整的接地平面,形成微帶線結(jié)構(gòu)。要保證微帶線的結(jié)構(gòu)完整性,有以下要求: (1) 微帶線兩邊的邊緣離下方地平面邊緣至少要有3W 寬度。且在3W 范圍內(nèi),不得有非接地的過孔。
(2) 微帶線至屏蔽壁距離應(yīng)保持為2W 以上。(注:W 為線寬)。
(3) 同層內(nèi)非耦合微帶線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。 地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示微帶襯底介質(zhì)的厚度。
(4) 禁止 RF 信號走線跨第二層的地平面縫隙。

2.3 帶狀線布線

射頻信號有時(shí)要從PCB的中間層穿過,常見的為從第三層走,第二層和第四層必須是完整的接地平面,即偏心帶狀線結(jié)構(gòu)。應(yīng)保證帶狀線的結(jié)構(gòu)完整性須要求:
(1) 帶狀線兩邊的邊緣離上下地平面邊緣至少3W寬度,且在3W范圍內(nèi),不得有非接地的過孔。
(2) 禁止RF帶狀線跨上下層的地平面縫隙。
(3) 同層內(nèi)帶狀線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。 建議包地銅皮邊緣離帶狀線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示帶狀線上下介質(zhì)層總厚度。
(4) 如果帶狀線要傳輸大功率信號,為了避免50歐姆線寬過細(xì),通常要將帶狀線區(qū)域的上下兩個(gè)參考平面的銅皮做挖空處理,挖空寬度為帶狀線的總介質(zhì)厚度的5倍以上,如果線寬仍然達(dá)不到要求,則再將上下相鄰的第二層參考面挖空。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 連接器
    +關(guān)注

    關(guān)注

    102

    文章

    15962

    瀏覽量

    145556
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    813

    瀏覽量

    85960
  • 射頻板
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    6816

原文標(biāo)題:細(xì)數(shù)射頻板疊層結(jié)構(gòu)以及布線要求

文章出處:【微信號:gh_454737165c13,微信公眾號:Torex產(chǎn)品資訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    電容是如何實(shí)現(xiàn)高頻噪聲抑制的?

    主題:求解電容的高頻秘訣:其工藝是如何實(shí)現(xiàn)極低ESL和高自諧振頻率的? 我們了解到超低ESR
    發(fā)表于 12-04 09:19

    固態(tài)電容的性能優(yōu)勢

    固態(tài)電容(MLPC)憑借其獨(dú)特的結(jié)構(gòu)設(shè)計(jì)與材料特性,在性能上展現(xiàn)出顯著優(yōu)勢,尤其在小型化、高頻特性、抗振性、高溫穩(wěn)定性及安全性方面表現(xiàn)突出,以下是詳細(xì)分析: 一、小型化與高容量密度:突破空間限制
    的頭像 發(fā)表于 11-26 09:30 ?323次閱讀

    貼片電感代理-電感的實(shí)際應(yīng)用

    電感在這些領(lǐng)域的實(shí)際應(yīng)用。 一、消費(fèi)電子領(lǐng)域的應(yīng)用 在消費(fèi)電子領(lǐng)域,電感憑借其小巧的體積和優(yōu)異的性能,成為智能手機(jī)、平板電腦等設(shè)備的理想選擇。 射頻電路:
    的頭像 發(fā)表于 08-22 17:38 ?703次閱讀
    貼片電感代理-<b class='flag-5'>疊</b><b class='flag-5'>層</b>電感的實(shí)際應(yīng)用

    浙江大學(xué)最新NC:效率高達(dá)33.15%,金字塔結(jié)構(gòu)打造高效鈣鈦礦/硅電池

    鈣鈦礦/硅太陽能電池因其高效率與低成本潛力受到廣泛關(guān)注。然而,使用具有微米級金字塔結(jié)構(gòu)(>2μm)的工業(yè)織構(gòu)硅(ITS)基底時(shí),空穴選擇與鈣鈦礦層的均勻覆蓋成為關(guān)鍵挑戰(zhàn),導(dǎo)致界面
    的頭像 發(fā)表于 08-22 09:03 ?1145次閱讀
    浙江大學(xué)最新NC:效率高達(dá)33.15%,金字塔<b class='flag-5'>結(jié)構(gòu)</b>打造高效鈣鈦礦/硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池

    如何為EMC設(shè)計(jì)選擇PCB結(jié)構(gòu)

    在設(shè)計(jì)電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時(shí),結(jié)構(gòu)的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?6229次閱讀
    如何為EMC設(shè)計(jì)選擇PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>

    Allegro Skill工藝輔助之導(dǎo)入模板

    在PCB設(shè)計(jì)中,導(dǎo)入模板能夠確保設(shè)計(jì)的標(biāo)準(zhǔn)化和規(guī)范化,避免因手動(dòng)設(shè)置參數(shù)而可能出現(xiàn)的錯(cuò)誤或不一致情況。
    的頭像 發(fā)表于 07-10 17:10 ?2859次閱讀
    Allegro Skill工藝輔助之導(dǎo)入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設(shè)計(jì)避坑指南

    每次PCB設(shè)計(jì)最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方——PCB結(jié)構(gòu)。當(dāng)你的設(shè)計(jì)從實(shí)驗(yàn)室小批量轉(zhuǎn)到批量生產(chǎn)時(shí),是否遇到過信號完整性突然惡化
    的頭像 發(fā)表于 06-25 07:36 ?2431次閱讀
    PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計(jì)避坑指南

    PCB設(shè)計(jì)避坑指南

    設(shè)計(jì)如此關(guān)鍵? 選擇結(jié)構(gòu)時(shí),需要平衡產(chǎn)品復(fù)雜度、信號速率、EMC要求和成本預(yù)算四個(gè)關(guān)鍵因素。以下是它直接影響的三大核心性能。 1、信號完整性 高速信號
    發(fā)表于 06-24 20:09

    天合光能再度刷新組件功率世界紀(jì)錄

    繼6月9日宣布鈣鈦礦/晶體硅30.6%組件效率及829W組件功率雙世界紀(jì)錄后,天合光能今日再傳喜訊——
    的頭像 發(fā)表于 06-13 15:58 ?741次閱讀

    基于組裝和雙腔體結(jié)構(gòu)的高密度集成技術(shù)

    產(chǎn)品集成11顆芯片,58個(gè)無源元件,采用雙面陶瓷管殼作為載體,進(jìn)行雙層芯片裝和組裝,實(shí)現(xiàn)高密度集成。殼體工藝采用高溫多層陶瓷共燒工藝,可以最大限度地增加布線密度和縮短互連線長度,從而提高組件密度
    的頭像 發(fā)表于 05-14 10:49 ?843次閱讀
    基于<b class='flag-5'>疊</b><b class='flag-5'>層</b>組裝和雙腔體<b class='flag-5'>結(jié)構(gòu)</b>的高密度集成技術(shù)

    邁向40%效率:新興四端鈣鈦礦電池從結(jié)構(gòu)優(yōu)化到性能提升的技術(shù)探索

    四端(4T)鈣鈦礦太陽能電池(TSCs)通過獨(dú)立優(yōu)化子電池的能帶隙和光吸收范圍,顯著提升了光能轉(zhuǎn)化效率(PCE)。隨著傳統(tǒng)鈣鈦礦/硅(PVK/Si)和鈣鈦礦/銅銦鎵硒(PVK/CIGS)
    的頭像 發(fā)表于 05-12 09:01 ?2103次閱讀
    邁向40%效率:新興四端鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池從<b class='flag-5'>結(jié)構(gòu)</b>優(yōu)化到性能提升的技術(shù)探索

    捷多邦專家解讀:如何選擇最優(yōu)PCB方案?

    在PCB設(shè)計(jì)中,多層設(shè)計(jì)直接影響信號完整性、電源分配和EMC性能。合理的結(jié)構(gòu)不僅能提
    的頭像 發(fā)表于 05-11 10:58 ?553次閱讀

    四端鈣鈦礦效率突破30.3%,從PVK/Si到全鈣鈦礦四種主流結(jié)構(gòu)及性能分析

    電池的核心結(jié)構(gòu)與多元配置(如PVK/Si、PVK/CIGS等),通過美能QE量子效率測試儀提供的關(guān)鍵數(shù)據(jù)解析其性能提升策略與挑戰(zhàn)。四端電池的核心結(jié)構(gòu)優(yōu)勢Mill
    的頭像 發(fā)表于 05-09 09:07 ?2689次閱讀
    四端鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>效率突破30.3%,從PVK/Si到全鈣鈦礦四種主流<b class='flag-5'>結(jié)構(gòu)</b>及性能分析

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?1269次閱讀
    高層數(shù)層疊<b class='flag-5'>結(jié)構(gòu)</b>PCB的<b class='flag-5'>布線</b>策略

    效率超30%!雙面鈣鈦礦/晶硅電池的IBC光柵設(shè)計(jì)與性能優(yōu)化

    路徑,重點(diǎn)探討IBC結(jié)構(gòu)和光柵設(shè)計(jì)對效率的提升作用,為下一代高效太陽能電池的開發(fā)提供了理論和實(shí)驗(yàn)依據(jù)。電池結(jié)構(gòu)與材料選擇MillennialSolar四端雙面
    的頭像 發(fā)表于 04-16 09:05 ?1127次閱讀
    效率超30%!雙面鈣鈦礦/晶硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池的IBC光柵設(shè)計(jì)與性能優(yōu)化