chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB高速信號(hào)布線的要點(diǎn)

454398 ? 來(lái)源:羅姆半導(dǎo)體社區(qū) ? 作者:羅姆半導(dǎo)體社區(qū) ? 2022-12-09 18:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

來(lái)源:羅姆半導(dǎo)體社區(qū)

在高速PCB設(shè)計(jì)過(guò)程中,特殊元件是指高頻部分的關(guān)鍵部件,電路中的核心部件,易受干擾的元件,高壓元件,熱量大的元件,以及一些元件。 對(duì)于異性組件,需要仔細(xì)分析這些特殊組件的位置,以使布局符合電路功能和生產(chǎn)要求的要求。 它們的不正確放置會(huì)產(chǎn)生電路兼容性問(wèn)題,信號(hào)完整性問(wèn)題,并導(dǎo)致PCB設(shè)計(jì)失敗。時(shí)鐘等關(guān)鍵的高速信號(hào)線,走線需要進(jìn)行屏蔽處理,如果沒(méi)有屏蔽或只屏蔽了部分,都會(huì)造成EMI的泄漏。

(1)合理選擇層數(shù):pcb設(shè)計(jì)盡可能縮短高頻元件之間的連接,盡量減少其分布參數(shù)和相互的電磁干擾。 易受干擾的元件不應(yīng)太靠近,輸入和輸出應(yīng)盡可能遠(yuǎn)。這也是降低干擾的有效手段。合理選擇層數(shù),可以大幅度地降低PCB尺寸,充分利用中間層來(lái)設(shè)置屏蔽,更好地實(shí)現(xiàn)就近接地,有效地降低寄生電感,有效地縮短信號(hào)的傳輸長(zhǎng)度,大幅度地降低信號(hào)間的交叉干擾等

(2)高速電路布線的引線最好采用全直線,需要彎折,可用45°折線或圓弧線,這樣可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合。

(3)器件管腳間的引線越短越好:滿足布線最短的最有效手段是在自動(dòng)布線前對(duì)重點(diǎn)高速網(wǎng)絡(luò)進(jìn)行布線。

地線設(shè)計(jì)

在電子設(shè)備中,接地是控制干擾的重要方法。如果能將接地和屏蔽正確結(jié)合起來(lái)使用,可解決大部分的干擾問(wèn)題。在電子設(shè)備中,地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等。PCB地線設(shè)計(jì)中需注意的幾個(gè)問(wèn)題。

1)正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中,信號(hào)的工作頻率通常小于1MHz,布線和元器件間的電感影響較小,而接地電路形成的環(huán)流對(duì)干擾影響較大,因而應(yīng)采用一點(diǎn)接地方式。當(dāng)信號(hào)工作頻率大于10MHz時(shí),地線阻抗將變得很大,此時(shí)應(yīng)盡量降低地線阻抗,應(yīng)采用就近多點(diǎn)接地方式。當(dāng)工作頻率在1~10MHz時(shí),如果采用一點(diǎn)接地方式,其地線長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20,否則應(yīng)采用多點(diǎn)接地方式。

2)將數(shù)字電路與模擬電路分開(kāi)當(dāng)PCB上既有高速邏輯電路,又有線性電路時(shí),應(yīng)使它們盡量分開(kāi),兩者的地線不要相混,并且分別與電源適配器端地線相連。要盡量加大線性電路的接地面積。

3)盡量加粗接地線若接地線很細(xì),接地電位將隨電流的變化而變化,導(dǎo)致電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn),抗噪聲性能變壞。因此,應(yīng)盡量將接地線加粗,使它能通過(guò)3倍于PCB的允許電流。若有可能,接地線的寬度應(yīng)大于3mm。

4)將接地線構(gòu)成閉環(huán)路某些元件或?qū)Ь€可能具有較高的電位差,應(yīng)增加其距離以避免放電引起的意外短路。 高壓元件應(yīng)放置在無(wú)法用手觸及的地方。設(shè)計(jì)僅由數(shù)字電路組成的PCB的地線系統(tǒng)時(shí),應(yīng)將地線設(shè)計(jì)成閉環(huán)路,這樣可以明顯地提高抗噪聲能力。其原因在于,PCB上有很多集成電路元器件,尤其遇有耗電多的元器件時(shí),因受地線粗細(xì)的限制,會(huì)在地線上產(chǎn)生較大的電位差,從而引起抗噪聲能力下降。若將地線構(gòu)成環(huán)路,則會(huì)縮小電位差,從而提高電子設(shè)備的抗噪聲能力。

5)按照電路的流程安排各個(gè)功能電路單元的位置,使布局便于信號(hào)流通,并使信號(hào)盡可能保持一致的方向。

6)放置器件時(shí)要考慮以后的焊接,不要太密集。

審核編輯黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4381

    文章

    23637

    瀏覽量

    417388
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    808

    瀏覽量

    85746
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    磨刀不誤砍柴工:CAN總線布線的關(guān)鍵要點(diǎn)

    在工業(yè)和汽車(chē)通信中,合理的總線布局布線是確保通信可靠性的關(guān)鍵。本期我們將探討如何選擇導(dǎo)線以及布線拓?fù)浣Y(jié)構(gòu),幫助您在項(xiàng)目中實(shí)現(xiàn)高效、可靠的CAN總線通信??偩€布線的關(guān)鍵要點(diǎn)合理的總線布局
    的頭像 發(fā)表于 07-18 11:35 ?507次閱讀
    磨刀不誤砍柴工:CAN總線<b class='flag-5'>布線</b>的關(guān)鍵<b class='flag-5'>要點(diǎn)</b>

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    在進(jìn)行高速PCB設(shè)計(jì)的過(guò)程中,常常會(huì)遇到一個(gè)挑戰(zhàn),那就是高速信號(hào)的時(shí)序匹配問(wèn)題。為了確保信號(hào)的同步到達(dá),設(shè)計(jì)者需要對(duì)特定的
    的頭像 發(fā)表于 06-16 11:54 ?1732次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)挑戰(zhàn)  Allegro Skill<b class='flag-5'>布線</b>功能 自動(dòng)創(chuàng)建match_group

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長(zhǎng)規(guī)則7、芯片引腳布線二、信號(hào)走線下
    的頭像 發(fā)表于 05-28 19:34 ?1640次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    PCB設(shè)計(jì)如何用電源去耦電容改善高速信號(hào)質(zhì)量

    PCB設(shè)計(jì)電源去耦電容改善高速信號(hào)質(zhì)量?!What?Why? How?
    的頭像 發(fā)表于 05-19 14:27 ?376次閱讀
    <b class='flag-5'>PCB</b>設(shè)計(jì)如何用電源去耦電容改善<b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>質(zhì)量

    高速多層板SI/PI分析的關(guān)鍵要點(diǎn)是什么

    高速數(shù)字設(shè)計(jì)和高速通信系統(tǒng)中,多層PCB板被廣泛采用以實(shí)現(xiàn)高密度、高性能的電路布局。然而,隨著信號(hào)速度和密度的增加,信號(hào)完整性(SI)和電
    的頭像 發(fā)表于 05-15 17:39 ?747次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類(lèi)電路板可能涉及多種不同類(lèi)型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求
    的頭像 發(fā)表于 05-07 14:50 ?1023次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計(jì)

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來(lái)越低,速度越來(lái)越快。進(jìn)入新的時(shí)代后,這對(duì)于PCB板的設(shè)計(jì)提出了更高的要求。本文正是基于這種背景下,對(duì)高速PCB設(shè)計(jì)中最重要的環(huán)節(jié)之一一電源
    發(fā)表于 04-29 17:31

    受控阻抗布線技術(shù)確保信號(hào)完整性

    核心要點(diǎn)受控阻抗布線通過(guò)匹配走線阻抗來(lái)防止信號(hào)失真,從而保持信號(hào)完整性。高速PCB設(shè)計(jì)中,元件與
    的頭像 發(fā)表于 04-25 20:16 ?882次閱讀
    受控阻抗<b class='flag-5'>布線</b>技術(shù)確保<b class='flag-5'>信號(hào)</b>完整性

    建議收藏,這31條PCB設(shè)計(jì)布線技巧

    相信大家在做PCB設(shè)計(jì)時(shí),都會(huì)發(fā)現(xiàn)布線這個(gè)環(huán)節(jié)必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產(chǎn)成本的高低,同時(shí)還能體現(xiàn)出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達(dá)到
    發(fā)表于 04-19 10:46

    電子產(chǎn)品更穩(wěn)定?捷多邦的高密度布線如何降低串?dāng)_影響?

    高速PCB設(shè)計(jì)中,信號(hào)完整性、串?dāng)_、信號(hào)損耗等問(wèn)題直接影響電路板的性能穩(wěn)定性。隨著5G通信、服務(wù)器、高速計(jì)算、汽車(chē)電子等行業(yè)對(duì)高頻、
    的頭像 發(fā)表于 03-21 17:33 ?589次閱讀

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實(shí)現(xiàn)PCB自動(dòng)布局
    的頭像 發(fā)表于 01-07 09:21 ?1486次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    深度解析:PCB高速信號(hào)傳輸中的阻抗匹配與信號(hào)完整性

    一站式PCBA智造廠家今天為大家PCB設(shè)計(jì)中什么是高速信號(hào)?PCB設(shè)計(jì)中為什么高頻會(huì)出現(xiàn)信號(hào)失真。在電子設(shè)備制造中,
    的頭像 發(fā)表于 12-30 09:41 ?944次閱讀

    RF射頻信號(hào)布局布線要點(diǎn)

    射頻是電磁波按應(yīng)用劃分的定義,指具有一定波長(zhǎng)可用于無(wú)線電通信的電磁波。射頻PCB設(shè)計(jì)一般是具有頻率在30MHz至10GHz范圍模擬信號(hào)PCB
    的頭像 發(fā)表于 11-18 16:32 ?1778次閱讀
    RF射頻<b class='flag-5'>信號(hào)</b>布局<b class='flag-5'>布線</b><b class='flag-5'>要點(diǎn)</b>

    pcie布線對(duì)信號(hào)傳輸?shù)挠绊?/a>

    隨著計(jì)算機(jī)技術(shù)的發(fā)展,數(shù)據(jù)傳輸速度的要求越來(lái)越高。PCI Express(PCIe)作為一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),其性能和可靠性在很大程度上取決于布線設(shè)計(jì)。 1. 信號(hào)完整性(SI)
    的頭像 發(fā)表于 11-13 10:38 ?1614次閱讀

    高速PCB設(shè)計(jì)指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類(lèi)型的信號(hào)完整性問(wèn)題的風(fēng)險(xiǎn),這種問(wèn)題通常與高速數(shù)字設(shè)計(jì)相關(guān)。高速PCB設(shè)計(jì)和布局專(zhuān)注于創(chuàng)建不易受
    的頭像 發(fā)表于 10-18 14:06 ?2237次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)指南