chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA開發(fā)板中幾種不同的存儲(chǔ)器

電子工程師 ? 來(lái)源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2020-10-09 11:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA開發(fā)板上都有幾種不同的存儲(chǔ)器,比如SDRAM,F(xiàn)LASH,EPCS,還有內(nèi)部onchip memory,這幾種存儲(chǔ)器間是如何通信或者構(gòu)建一個(gè)系統(tǒng)該如何搭配他們呢,不少人都問到這個(gè)問題。在這里我做個(gè)總結(jié)以方便初學(xué)者的學(xué)習(xí)。

首先看看在sopc builder中reset address

該如何搭配他們呢,不少人都問到這個(gè)問題。在這里我做個(gè)總結(jié)以方便初學(xué)者的學(xué)習(xí)。

首先看看在sopc builder中reset address和nios IDE中System Library中的program memory(.text)、read-only data memory(.rodata)等這幾個(gè)地址的關(guān)系和作用根據(jù)altera 的文檔解釋如下:

.text :代碼執(zhí)行區(qū)

.rodata:只讀數(shù)據(jù)區(qū),存放靜態(tài)全局變量

.rwdata:可讀寫數(shù)據(jù)區(qū),存放可讀寫變量和指針變量

.bss:未初始化變量區(qū)

.text-the actual executable code

.rodata-where read only data used in the execution of the code

.rwdata-where read/write variables and pointers are stored

heap-where dynamically allocated memory is located

stack-where function call parameters and other temporary data

SOPC builder 在Nios II more "cpu_0" setting 標(biāo)簽中的

reset address 決定了flash programmer 的下載存儲(chǔ)器(一般是選EPCS controller 或者CFI

flash),并且決定了程序從此處開始啟動(dòng)。exception address 指定的是異常處理地址。當(dāng)然,程序在運(yùn)行前所有的數(shù)據(jù)都是存放在flash(EPCS 或者CFI FLASH)中如果你設(shè)計(jì)的系統(tǒng)resetaddress 與其它地址的設(shè)置不相同,比如reset address 和exceprion address,reset address和IDE 中的program memory(.text)設(shè)成不同的存儲(chǔ)器,那么系統(tǒng)從reset address 啟動(dòng)時(shí)都會(huì)從flash 中把相關(guān)數(shù)據(jù)自動(dòng)下載到相應(yīng)的地址或者初始化相應(yīng)地址。通過(guò)上面的認(rèn)識(shí),我們就比較清楚了各存儲(chǔ)器間可進(jìn)行哪些搭配了,reset address 的選擇可選EPCS controllor 或者CFI flash;program memory(.text) 可選擇onchipmemory,SDRAM,CFI flash 等。如果reset address 為EPCS 則在使用flash progrrammer時(shí)程序是下載到EPCS 芯片中。如果reset address 選擇CFI flash,則flash progrrammer時(shí)程序是下載到CFI flash 芯片中。需要注意的是這里有個(gè)特殊情況。例如在開發(fā)板上經(jīng)常有這么一個(gè)簡(jiǎn)單的系統(tǒng),CPU+

onchip memory+LED_PIO,reset address 選擇onchip memory;感覺整個(gè)系統(tǒng)都沒有用到flash。而且onchip memory 在系統(tǒng)斷電后數(shù)據(jù)就會(huì)消失,那么程序代碼是存在哪,系統(tǒng)如何從onchip memory 啟動(dòng)聽呢?先來(lái)看看onchip memory 模塊的描述信息:在onchip_memory.v 中有這么一段the_altsyncram.init_file = "onchip_memory.hex",很明顯onchip memory 的初始數(shù)據(jù)來(lái)自"onchip_memory.hex",而"onchip_memory.hex"是在NiosIDE 的System Library 中存儲(chǔ)器有選擇onchip_memory( 至少有一項(xiàng)是選擇onchip_memory,如果都不選,就不會(huì)生成)時(shí),在build 結(jié)束的時(shí)候生成的。于是當(dāng)我們把System Library 中存儲(chǔ)器的選擇都選擇onchip_memory 時(shí),在IDE 中build 結(jié)束后所有的程序代碼都生成在"onchip_memory.hex"中,再在QII 中全編譯一次時(shí),系統(tǒng)通過(guò)onchip_memory.v 調(diào)用"onchip_memory.hex"從而把所有的程序代碼以及配制信息都生成在POF 和SOF 文件中,使用QII 的programmer 直接下載到EPCS 芯片或者FPGA 芯片內(nèi)程序都會(huì)立即執(zhí)行。因?yàn)檫@里的特殊性就有很多網(wǎng)友詢問了,reset address 選擇onchipmemory,而IDE 中把代碼區(qū)都選擇SDRAM 調(diào)試的時(shí)候程序正常運(yùn)行,再在QII 全編譯后下載POF 文件就運(yùn)行不了呢?問題就是出在這了,在這里可以總結(jié)出一點(diǎn),要讓程序在onchip memory 之外的存儲(chǔ)器中運(yùn)行,那么reset address 就必然選EPCS 或者CFI flash,并且要通過(guò)flash programmer 把程序下載到flash 中。

責(zé)任編輯:YYX

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1654

    文章

    22273

    瀏覽量

    629871
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    39

    文章

    7713

    瀏覽量

    170779
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    全網(wǎng)征集令:開源開發(fā)板命名火熱征集中......

    擁抱開源!一起來(lái)做FPGA開發(fā)板啦!火爆開發(fā)|開源FPGA硬件板卡,硬件第一期發(fā)布開源FPGA
    的頭像 發(fā)表于 11-04 08:03 ?370次閱讀
    全網(wǎng)征集令:開源<b class='flag-5'>開發(fā)板</b>命名火熱征集中......

    基于FPGA開發(fā)板TSP的串口通信設(shè)計(jì)

    本文詳細(xì)介紹基于Terasic FPGA開發(fā)板TSP(又名C5P和OSK)和其板載CP2102N USB-UART橋接芯片的串口通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。系統(tǒng)采用Verilog HDL編寫UART收發(fā)控制,通過(guò)CP2102N實(shí)現(xiàn)
    的頭像 發(fā)表于 10-15 11:05 ?4066次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>TSP的串口通信設(shè)計(jì)

    基于FPGA開發(fā)板DE23-Lite的串口通信設(shè)計(jì)

    DE23-Lite開發(fā)板提供了一個(gè)UART通信接口(物理接口是下圖的Type C接口),用戶能夠通過(guò)主機(jī)與Agilex 3 FPGA進(jìn)行串口通信。
    的頭像 發(fā)表于 10-15 10:57 ?3909次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>DE23-Lite的串口通信設(shè)計(jì)

    2025 ALINX入門競(jìng)賽類FPGA開發(fā)板選型指南

    FPGA 開發(fā)板的核心芯片主要分為兩大類:純 FPGA 芯片和 SoC(System on Chip)芯片。
    的頭像 發(fā)表于 09-17 16:56 ?1071次閱讀
    2025 ALINX入門競(jìng)賽類<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>選型指南

    RK3506開發(fā)板Linux開發(fā)板極致性價(jià)比之選

    RK3506開發(fā)板Linux開發(fā)板極致性價(jià)比之選瑞芯微RK3506開發(fā)板,3核Cortex-A7@1.5GHz+Cortex-M0,Linux+RT-Thread系統(tǒng)支持,128MB超大
    的頭像 發(fā)表于 09-11 16:26 ?2712次閱讀
    RK3506<b class='flag-5'>開發(fā)板</b>Linux<b class='flag-5'>開發(fā)板</b>極致性價(jià)比之選

    Pico2-ICE FPGA開發(fā)板的應(yīng)用示例

    FPGA 和 MCU 結(jié)合的開發(fā)板不多,而 Pico2?ICE 則把小巧、靈活和易上手完美結(jié)合。搭載 RP2350 雙核 RISC-V MCU + Lattice iCE40UP5K FPGA,配合官方 SDK,你可以一步步跑通
    的頭像 發(fā)表于 09-06 10:02 ?630次閱讀
    Pico2-ICE <b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>的應(yīng)用示例

    Vivado無(wú)法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開發(fā)板,這樣 Vivado
    的頭像 發(fā)表于 07-15 10:19 ?1370次閱讀
    Vivado無(wú)法選中<b class='flag-5'>開發(fā)板</b>的常見原因及解決方法

    ALINX AMD RFSoC射頻開發(fā)板選型指南

    ALINX 作為 FPGA 開發(fā)板領(lǐng)域領(lǐng)先供應(yīng)商,RFSoC 系列開發(fā)板精準(zhǔn)定位于雷達(dá)通信、5G 基站、衛(wèi)星通信、測(cè)試測(cè)量等對(duì)性能要求嚴(yán)苛的高端射頻應(yīng)用。
    的頭像 發(fā)表于 07-11 10:03 ?1173次閱讀
    ALINX AMD RFSoC射頻<b class='flag-5'>開發(fā)板</b>選型指南

    有ARM,NPU,FPGA三種核心的開發(fā)板 — 米爾安路飛龍派開發(fā)板

    最近我發(fā)現(xiàn)一個(gè)有趣的開發(fā)板。這個(gè)開發(fā)板集合了ARM核心,NPU核心甚至還有FPGA核心。它就是米爾新出的YM90X開發(fā)板。它基于安路科技所打造的芯片上海安路信息科技于2021年在上交所
    的頭像 發(fā)表于 06-13 08:03 ?1331次閱讀
    有ARM,NPU,<b class='flag-5'>FPGA</b>三種核心的<b class='flag-5'>開發(fā)板</b> — 米爾安路飛龍派<b class='flag-5'>開發(fā)板</b>

    【新品】遠(yuǎn)距離圖傳數(shù)傳模塊開發(fā)板、藍(lán)牙模塊開發(fā)板、無(wú)線模塊開發(fā)板

    新品上市圖傳數(shù)傳模塊開發(fā)板藍(lán)牙模塊開發(fā)板國(guó)產(chǎn)無(wú)線模塊開發(fā)板部分型號(hào)參與送樣文末了解詳情↓↓↓EWT611-900NW20S遠(yuǎn)距離圖傳數(shù)傳模塊開發(fā)板EWT611-900NW20S是一款入
    的頭像 發(fā)表于 06-12 19:33 ?875次閱讀
    【新品】遠(yuǎn)距離圖傳數(shù)傳模塊<b class='flag-5'>開發(fā)板</b>、藍(lán)牙模塊<b class='flag-5'>開發(fā)板</b>、無(wú)線模塊<b class='flag-5'>開發(fā)板</b>

    【干貨分享】:開源小巧的FPGA開發(fā)板——Icepi Zero

    “IcepiZero是一款經(jīng)濟(jì)實(shí)惠的FPGA開發(fā)板,和樹莓派Zero一樣的外形尺寸。它搭載LatticeECP525F,可在保持小巧便攜尺寸的同時(shí)實(shí)現(xiàn)強(qiáng)大的設(shè)計(jì)。它還具有一個(gè)HDMI端口,可輕松輸出
    的頭像 發(fā)表于 06-10 08:05 ?1204次閱讀
    【干貨分享】:開源小巧的<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>——Icepi Zero

    Why FPGA開發(fā)板喜歡FMC?

    插槽,使用母座FMC連接。載卡連接引腳與具有可配置IO資源的芯片例如FPGA引腳通過(guò)PCB設(shè)計(jì)連接在一起。FMC子模塊:子模塊上使用
    的頭像 發(fā)表于 04-14 09:52 ?1180次閱讀
    Why <b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>喜歡FMC?

    發(fā)布|CAE1200+FPGA開發(fā)板

    奇歷士聯(lián)合IDH晶立達(dá)推出的CAE1200+FPGA開發(fā)板(型號(hào):sICGW5A25A01)是一款高性能、多功能的開發(fā)平臺(tái),集成了高精度數(shù)據(jù)采集和靈活的FPGA處理能力,適用于工業(yè)通信
    的頭像 發(fā)表于 02-19 11:50 ?1037次閱讀
    發(fā)布|CAE1200+<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>

    藍(lán)橋杯物聯(lián)網(wǎng)開發(fā)板硬件組成

    第一節(jié)開發(fā)板簡(jiǎn)介物聯(lián)網(wǎng)設(shè)計(jì)與開發(fā)競(jìng)賽實(shí)訓(xùn)平臺(tái)由藍(lán)橋杯大賽技術(shù)支持單位北京四梯科技有限公司設(shè)計(jì)和生產(chǎn),該產(chǎn)品可用于參加藍(lán)橋杯物聯(lián)網(wǎng)設(shè)計(jì)與開發(fā)賽道的競(jìng)賽實(shí)訓(xùn)或院校相關(guān)課程的實(shí)踐教學(xué)環(huán)節(jié)。開發(fā)板
    的頭像 發(fā)表于 12-22 21:30 ?2143次閱讀
    藍(lán)橋杯物聯(lián)網(wǎng)<b class='flag-5'>開發(fā)板</b>硬件組成

    ADS54J64EVM開發(fā)板可以配套使用哪些Xilinx FPGA開發(fā)板呢?

    個(gè) FMC 連接,該連接也可與領(lǐng)先的FPGA制造商提供的許多開發(fā)套件兼容。 那么問題來(lái)了,TI的這兩個(gè)AD開發(fā)板到底能不能直接用在Xil
    發(fā)表于 12-20 10:18