chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB分層堆疊是怎么控制EMI的?

電子設(shè)計(jì) ? 來源:電子設(shè)計(jì) ? 作者:電子設(shè)計(jì) ? 2020-10-30 16:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

解決 EMI 問題的辦法很多,現(xiàn)代的 EMI 抑制方法包括:利用 EMI 抑制涂層、選用合適的 EMI 抑制零配件和 EMI 仿真設(shè)計(jì)等。本文從最基本的 PCB 布板出發(fā),討論 PCB 分層堆疊在控制 EMI 輻射中的作用和設(shè)計(jì)技巧。

電源匯流排

在 IC 的電源引腳附近合理地安置適當(dāng)容量的電容,可使 IC 輸出電壓的跳變來得更快。然而,問題并非到此為止。由於電容呈有限頻率響應(yīng)的特性,這使得電容無法在全頻帶上生成干凈地驅(qū)動(dòng) IC 輸出所需要的諧波功率。除此之外,電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會(huì)形成電壓降,這些瞬態(tài)電壓就是主要的共模 EMI 干擾源。我們應(yīng)該怎么解決這些問題?

就我們電路板上的 IC 而言,IC 周圍的電源層可以看成是優(yōu)良的高頻電容器,它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外,優(yōu)良的電源層的電感要小,從而電感所合成的瞬態(tài)信號(hào)也小,進(jìn)而降低共模 EMI。當(dāng)然,電源層到 IC 電源引腳的連線必須盡可能短,因?yàn)閿?shù)位信號(hào)的上升沿越來越快,最好是直接連到 IC 電源引腳所在的焊盤上,這要另外討論。為了控制共模 EMI,電源層要有助於去耦和具有足夠低的電感,這個(gè)電源層必須是一個(gè)設(shè)計(jì)相當(dāng)好的電源層的配對(duì)。有人可能會(huì)問,好到什么程度才算好?問題的答案取決於電源的分層、層間的材料以及工作頻率(即 IC 上升時(shí)間的函數(shù))。通常,電源分層的間距是 6mil,夾層是 FR4 材料,則每平方英寸電源層的等效電容約為 75pF。

顯然,層間距越小電容越大。上升時(shí)間為 100 到 300ps 的器件并不多,但是按照目前 IC 的發(fā)展速度,上升時(shí)間在 100 到 300ps 范圍的器件將占有很高的比例。對(duì)於 100 到 300ps 上升時(shí)間的電路,3mil 層間距對(duì)大多數(shù)應(yīng)用將不再適用。那時(shí),有必要采用層間距小於 1mil 的分層技術(shù),并用介電常數(shù)很高的材料代替 FR4 介電材料?,F(xiàn)在,陶瓷和加陶塑料可以滿足 100 到 300ps 上升時(shí)間電路的設(shè)計(jì)要求。盡管未來可能會(huì)采用新材料和新方法,但對(duì)於今天常見的 1 到 3ns 上升時(shí)間電路、3 到 6mil 層間距和 FR4 介電材料,通常足夠處理高端諧波并使瞬態(tài)信號(hào)足夠低,就是說,共模 EMI 可以降得很低。本文給出的 PCB 分層堆疊設(shè)計(jì)實(shí)例將假定層間距為 3 到 6mil。

電磁屏蔽從信號(hào)走線來看,好的分層策略應(yīng)該是把所有的信號(hào)走線放在一層或若干層,這些層緊挨著電源層或接地層。對(duì)於電源,好的分層策略應(yīng)該是電源層與接地層相鄰,且電源層與接地層的距離盡可能小,這就是我們所講的“分層"策略。

PCB 堆疊什么樣的堆疊策略有助於屏蔽和抑制 EMI?以下分層堆疊方案假定電源電流在單一層上流動(dòng),單電壓或多電壓分布在同一層的不同部份。多電源層的情形稍后討論。

4 層板

4 層板設(shè)計(jì)存在若干潛在問題。首先,傳統(tǒng)的厚度為 62mil 的四層板,即使信號(hào)層在外層,電源和接地層在內(nèi)層,電源層與接地層的間距仍然過大。

如果成本要求是第一位的,可以考慮以下兩種傳統(tǒng) 4 層板的替代方案。這兩個(gè)方案都能改善 EMI 抑制的性能,但只適用於板上元件密度足夠低和元件周圍有足夠面積(放置所要求的電源覆銅層)的場合。第一種為首選方案,PCB 的外層均為地層,中間兩層均為信號(hào)/電源層。信號(hào)層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號(hào)微帶路徑的阻抗也低。從 EMI 控制的角度看,這是現(xiàn)有的最佳 4 層 PCB 結(jié)構(gòu)。第二種方案的外層走電源和地,中間兩層走信號(hào)。該方案相對(duì)傳統(tǒng) 4 層板來說,改進(jìn)要小一些,層間阻抗和傳統(tǒng)的 4 層板一樣欠佳。如果要控制走線阻抗,上述堆疊方案都要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅島之間應(yīng)盡可能地互連在一起,以確保 DC 和低頻的連接性。

6 層板

如果 4 層板上的元件密度比較大,則最好采用 6 層板。但是,6 層板設(shè)計(jì)中某些疊層方案對(duì)電磁場的屏蔽作用不夠好,對(duì)電源匯流排瞬態(tài)信號(hào)的降低作用甚微。下面討論兩個(gè)實(shí)例。

第一例將電源和地分別放在第 2 和第 5 層,由於電源覆銅阻抗高,對(duì)控制共模 EMI 輻射非常不利。不過,從信號(hào)的阻抗控制觀點(diǎn)來看,這一方法卻是非常正確的。第二例將電源和地分別放在第 3 和第 4 層,這一設(shè)計(jì)解決了電源覆銅阻抗問題,由於第 1 層和第 6 層的電磁屏蔽性能差,差模 EMI 增加了。如果兩個(gè)外層上的信號(hào)線數(shù)量最少,走線長度很短(短於信號(hào)最高諧波波長的 1/20),則這種設(shè)計(jì)可以解決差模 EMI 問題。將外層上的無元件和無走線區(qū)域鋪銅填充并將覆銅區(qū)接地(每 1/20 波長為間隔),則對(duì)差模 EMI 的抑制特別好。如前所述,要將鋪銅區(qū)與內(nèi)部接地層多點(diǎn)相聯(lián)。通用高性能 6 層板設(shè)計(jì)一般將第 1 和第 6 層布為地層,第 3 和第 4 層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號(hào)線層,因而 EMI 抑制能力是優(yōu)異的。該設(shè)計(jì)的缺點(diǎn)在於走線層只有兩層。前面介紹過,如果外層走線短且在無走線區(qū)域鋪銅,則用傳統(tǒng)的 6 層板也可以實(shí)現(xiàn)相同的堆疊。另一種 6 層板布局為信號(hào)、地、信號(hào)、電源、地、信號(hào),這可實(shí)現(xiàn)高級(jí)信號(hào)完整性設(shè)計(jì)所需要的環(huán)境。信號(hào)層與接地層相鄰,電源層和接地層配對(duì)。顯然,不足之處是層的堆疊不平衡。這通常會(huì)給加工制造帶來麻煩。解決問題的辦法是將第 3 層所有的空白區(qū)域填銅,填銅后如果第 3 層的覆銅密度接近於電源層或接地層,這塊板可以不嚴(yán)格地算作是結(jié)構(gòu)平衡的電路板。填銅區(qū)必須接電源或接地。連接過孔之間的距離仍然是 1/20 波長,不見得處處都要連接,但理想情況下應(yīng)該連接。

10 層板

由於多層板之間的絕緣隔離層非常薄,所以 10 或 12 層的電路板層與層之間的阻抗非常低,只要分層和堆疊不出問題,完全可望得到優(yōu)異的信號(hào)完整性。要按 62mil 厚度加工制造 12 層板,困難比較多,能夠加工 12 層板的制造商也不多。

由於信號(hào)層和回路層之間總是隔有絕緣層,在 10 層板設(shè)計(jì)中分配中間 6 層來走信號(hào)線的方案并非最佳。另外,讓信號(hào)層與回路層相鄰很重要,即板布局為信號(hào)、地、信號(hào)、信號(hào)、電源、地、信號(hào)、信號(hào)、地、信號(hào)。這一設(shè)計(jì)為信號(hào)電流及其回路電流提供了良好的通路。恰當(dāng)?shù)牟季€策略是,第 1 層沿 X 方向走線,第 3 層沿 Y 方向走線,第 4 層沿 X 方向走線,以此類推。直觀地看走線,第 1 層 1 和第 3 層是一對(duì)分層組合,第 4 層和第 7 層是一對(duì)分層組合,第 8 層和第 10 層是最后一對(duì)分層組合。當(dāng)需要改變走線方向時(shí),第 1 層上的信號(hào)線應(yīng)藉由“過孔"到第 3 層以后再改變方向。實(shí)際上,也許并不總能這樣做,但作為設(shè)計(jì)概念還是要盡量遵守。同樣,當(dāng)信號(hào)的走線方向變化時(shí),應(yīng)該藉由過孔從第 8 層和第 10 層或從第 4 層到第 7 層。這樣布線可確保信號(hào)的前向通路和回路之間的耦合最緊。例如,如果信號(hào)在第 1 層上走線,回路在第 2 層且只在第 2 層上走線,那么第 1 層上的信號(hào)即使是藉由“過孔"轉(zhuǎn)到了第 3 層上,其回路仍在第 2 層,從而保持低電感、大電容的特性以及良好的電磁屏蔽性能。如果實(shí)際走線不是這樣,怎么辦?比如第 1 層上的信號(hào)線經(jīng)由過孔到第 10 層,這時(shí)回路信號(hào)只好從第 9 層尋找接地平面,回路電流要找到最近的接地過孔(如電阻或電容等元件的接地引腳)。如果碰巧附近存在這樣的過孔,則真的走運(yùn)。假如沒有這樣近的過孔可用,電感就會(huì)變大,電容要減小,EMI 一定會(huì)增加。當(dāng)信號(hào)線必須經(jīng)由過孔離開現(xiàn)在的一對(duì)布線層到其他布線層時(shí),應(yīng)就近在過孔旁放置接地過孔,這樣可以使回路信號(hào)順利返回恰當(dāng)?shù)慕拥貙?。?duì)於第 4 層和第 7 層分層組合,信號(hào)回路將從電源層或接地層(即第 5 層或第 6 層)返回,因?yàn)殡娫磳雍徒拥貙又g的電容耦合良好,信號(hào)容易傳輸。

多電源層的設(shè)計(jì)

如果同一電壓源的兩個(gè)電源層需要輸出大電流,則電路板應(yīng)布成兩組電源層和接地層。在這種情況下,每對(duì)電源層和接地層之間都放置了絕緣層。這樣就得到我們期望的等分電流的兩對(duì)阻抗相等的電源匯流排。如果電源層的堆疊造成阻抗不相等,則分流就不均勻,瞬態(tài)電壓將大得多,并且 EMI 會(huì)急劇增加。

如果電路板上存在多個(gè)數(shù)值不同的電源電壓,則相應(yīng)地需要多個(gè)電源層,要牢記為不同的電源創(chuàng)建各自配對(duì)的電源層和接地層。在上述兩種情況下,確定配對(duì)電源層和接地層在電路板的位置時(shí),切記制造商對(duì)平衡結(jié)構(gòu)的要求。

總結(jié)鑒於大多數(shù)工程師設(shè)計(jì)的電路板是厚度 62mil、不帶盲孔或埋孔的傳統(tǒng)印制電路板,本文關(guān)於電路板分層和堆疊的討論都局限於此。厚度差別太大的電路板,本文推薦的分層方案可能不理想。此外,帶盲孔或埋孔的電路板的加工制程不同,本文的分層方法也不適用。

電路板設(shè)計(jì)中厚度、過孔制程和電路板的層數(shù)不是解決問題的關(guān)鍵,優(yōu)良的分層堆疊是保證電源匯流排的旁路和去耦、使電源層或接地層上的瞬態(tài)電壓最小并將信號(hào)和電源的電磁場屏蔽起來的關(guān)鍵。理想情況下,信號(hào)走線層與其回路接地層之間應(yīng)該有一個(gè)絕緣隔離層,配對(duì)的層間距(或一對(duì)以上)應(yīng)該越小越好。根據(jù)這些基本概念和原則,才能設(shè)計(jì)出總能達(dá)到設(shè)計(jì)要求的電路板?,F(xiàn)在,IC 的上升時(shí)間已經(jīng)很短并將更短,本文討論的技術(shù)對(duì)解決 EMI 屏蔽問題是必不可少的。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4391

    文章

    23742

    瀏覽量

    420756
  • emi
    emi
    +關(guān)注

    關(guān)注

    54

    文章

    3864

    瀏覽量

    134110
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速PCB設(shè)計(jì)EMI避坑指南:5個(gè)實(shí)戰(zhàn)技巧

    一站式PCBA加工廠家今天為大家講講高速PCB設(shè)計(jì)EMI有什么規(guī)則?高速電路PCB設(shè)計(jì)EMI方法與技巧。在高速PCB設(shè)計(jì)中,電磁干擾(
    的頭像 發(fā)表于 11-10 09:25 ?282次閱讀
    高速<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>EMI</b>避坑指南:5個(gè)實(shí)戰(zhàn)技巧

    串?dāng)_如何影響信號(hào)完整性和EMI

    歡迎來到 “掌握 PCB 設(shè)計(jì)中的 EMI 控制” 系列的第六篇文章。本文將探討串?dāng)_如何影響信號(hào)完整性和 EMI,并討論在設(shè)計(jì)中解決這一問題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?8815次閱讀
    串?dāng)_如何影響信號(hào)完整性和<b class='flag-5'>EMI</b>

    混合壓層PCB板的成本如何控制

    ? 控制混合壓層PCB板的成本需要從材料選擇、設(shè)計(jì)優(yōu)化、工藝控制等多方面綜合考量,以下是關(guān)鍵策略: 一、材料分層優(yōu)化 ? 高頻與普通材料混用 ? 核心信號(hào)層采用高頻板材(如Rogers
    的頭像 發(fā)表于 08-15 11:33 ?662次閱讀

    PCB板和三防漆分層脫離的原因

    PCB板與三防漆分層脫離的核心是兩者附著力不足,主要原因可從五方面分析:一、PCB表面預(yù)處理不當(dāng)三防漆附著力依賴與PCB表面的結(jié)合,表面異常會(huì)直接導(dǎo)致結(jié)合失效;表面存在污染物:殘留助焊
    的頭像 發(fā)表于 07-28 09:54 ?453次閱讀
    <b class='flag-5'>PCB</b>板和三防漆<b class='flag-5'>分層</b>脫離的原因

    如何設(shè)計(jì)低EMIPCB

    設(shè)計(jì)印刷電路板(PCB)時(shí),核心挑戰(zhàn)之一是確保設(shè)計(jì)通過輻射和傳導(dǎo)發(fā)射測試。這不僅是滿足法規(guī)標(biāo)準(zhǔn)的關(guān)鍵,也能確保 PCB 在目標(biāo)環(huán)境中正常運(yùn)行,避免對(duì)其他設(shè)備和系統(tǒng)產(chǎn)生干擾。
    的頭像 發(fā)表于 07-22 18:05 ?6392次閱讀
    如何設(shè)計(jì)低<b class='flag-5'>EMI</b>的<b class='flag-5'>PCB</b>

    如何管理線束到 PCB 接口的 EMI

    轉(zhuǎn)載自:線束世界線束到PCB連接處的電磁干擾(EMI)是現(xiàn)代電子設(shè)計(jì)中最大的挑戰(zhàn)之一。這些接口點(diǎn)充當(dāng)弱點(diǎn),不需要的信號(hào)可能會(huì)逃脫您精心設(shè)計(jì)的電路,從而導(dǎo)致系統(tǒng)故障。本常見問題解答討論了四種協(xié)同
    的頭像 發(fā)表于 07-18 08:04 ?3763次閱讀
    如何管理線束到 <b class='flag-5'>PCB</b> 接口的 <b class='flag-5'>EMI</b>

    技術(shù)資訊 I 如何在 PCB 中降低 EMI 并優(yōu)化 EMC?

    本文要點(diǎn)了解EMI與EMC之間的區(qū)別。采用低功耗器件、隔離技術(shù)、PCB防護(hù)以及熱管理,減少EMI來源。借助約束管理、信號(hào)完整性分析和實(shí)時(shí)DRC更新等工具,創(chuàng)建EMI優(yōu)化設(shè)計(jì)。所有電子電
    的頭像 發(fā)表于 06-20 19:01 ?2126次閱讀
    技術(shù)資訊 I 如何在 <b class='flag-5'>PCB</b> 中降低 <b class='flag-5'>EMI</b> 并優(yōu)化 EMC?

    如何通過優(yōu)化元件布局有效降低EMI

    在 “掌握 PCB 設(shè)計(jì)中的 EMI 控制” 系列的第二篇文章中,我們將深入探討維持低電磁干擾(EMI)的關(guān)鍵概念之一。
    的頭像 發(fā)表于 06-16 16:34 ?4288次閱讀
    如何通過優(yōu)化元件布局有效降低<b class='flag-5'>EMI</b>

    PCB分層爆板的成因和預(yù)防措施

    在電子設(shè)備中,高性能印刷電路板(PCB)就如同精密的 “千層蛋糕”,然而,當(dāng)出現(xiàn)層間黏合失效,也就是 “分層爆板” 問題時(shí),輕則導(dǎo)致信號(hào)失真,重則使整板報(bào)廢。接下來,SGS帶您深入了解分層爆板的成因、檢測技術(shù)以及預(yù)防措施。
    的頭像 發(fā)表于 05-17 13:53 ?2247次閱讀

    PCB設(shè)計(jì):在真實(shí)世界里的EMI控制

    內(nèi)容設(shè)計(jì)很多EMI基礎(chǔ)知識(shí),是EMI工程師很好的教材,對(duì)于其他電子行業(yè)技術(shù)人員了解如何做好EMI設(shè)計(jì)也有很大的幫助。 純分享貼,有需要可以直接下載附件獲取文檔! (如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評(píng)論支持一下哦~)
    發(fā)表于 04-19 13:44

    EMI(干擾)和EMS(抗擾)基礎(chǔ)知識(shí)與整改流程

    是我們常說的“一級(jí)EMI”和“二級(jí)EMI”,其中前者一般放置在電源上的AC輸入插座上,有直接把元件焊接在插座上的,也有制作成獨(dú)立PCB再與插座連接的;而后者在多數(shù)是放置在PC電源的主PCB
    發(fā)表于 03-28 13:28

    高頻 PCB 疊層設(shè)計(jì):牽一發(fā)而動(dòng)全身,優(yōu)化策略大起底

    電子設(shè)備中尤為重要。 RF PCB堆疊的關(guān)鍵組件: 信號(hào)層:通常,信號(hào)層用于承載RF信號(hào),這些層的設(shè)計(jì)需要考慮阻抗匹配和信號(hào)完整性。 接地層:為了確保信號(hào)穩(wěn)定性并減少EMI(電磁干擾),接地層布局必須在大面積上布局,包括信號(hào)層上
    的頭像 發(fā)表于 03-07 13:46 ?665次閱讀
    高頻 <b class='flag-5'>PCB</b> 疊層設(shè)計(jì):牽一發(fā)而動(dòng)全身,優(yōu)化策略大起底

    開關(guān)電源PCB板的EMI抑制與抗干擾設(shè)計(jì)

    開關(guān)電源PCB板的EMI抑制與抗干擾設(shè)計(jì) 引言 印制電路板(PCB)是電子產(chǎn)品的重要部件之一, 是電子元器件的支撐體,是電子元器件電氣連接的提供者。而所有開關(guān)電源設(shè)計(jì)的最后一步就是PCB
    的頭像 發(fā)表于 01-17 10:35 ?4150次閱讀
    開關(guān)電源<b class='flag-5'>PCB</b>板的<b class='flag-5'>EMI</b>抑制與抗干擾設(shè)計(jì)

    pcb設(shè)計(jì)時(shí)注意事項(xiàng)

    前期確定的外圍結(jié)構(gòu)和接口布局,將元器件合理的排布 到PCB板框范圍內(nèi)。 布線 ? 根據(jù)根據(jù)和整體網(wǎng)表,確定信號(hào)分層和電源分層。 ? 根據(jù)網(wǎng)表,將信號(hào)連接。電源和地處理。 后期處理 ? 根據(jù)可靠性
    發(fā)表于 12-26 16:51

    高速PCB設(shè)計(jì)EMI防控手冊(cè):九大關(guān)鍵步驟詳解

    一站式PCBA智造廠家今天為大家講講高速PCB設(shè)計(jì)EMI有什么規(guī)則?高速PCB設(shè)計(jì)EMI九大關(guān)鍵規(guī)則。隨著電子產(chǎn)品信號(hào)上升沿時(shí)間的縮短和信號(hào)頻率的提高,電磁干擾(
    的頭像 發(fā)表于 12-24 10:08 ?876次閱讀